Bauteil: AD9228

Im Forum und im Wiki

• Thread

  ADC (40MSPS 12 bit) - passender low-jitter clock

  Hallo zusammen, ich bin auf der Suche nach einem passenen Clock für den AD9228 (40 MSPS, 12bit Auflösung). Aus dem Datenbatt Seite 24 kann man ja entnehmen, dass der RMS Jitter des Clocks < 1ps sein sollte. Direkt aus dem FPGA den Clock an den ADC per LVDS geben wird, soll

  Analoge Elektronik und Schaltungstechnik ·ADCclock ·07.09.2014 06:46 ·1 Antworten

• PDF

  HS_Systems_Part_2_for_Print_A.pdf

  the opposing LVDS currents tend to cancel each other. 2.76 Optimizing Data Converter Interfaces AD9228 Quad 12-Bit, 40/60MSPS, 1.8V LVDS Output ADC LVDS interface data rates can be as high as 800Mbits/s, thereby making serial data transfer practical even for some high speed ADCs. For instance, the AD9228

  in „ADCs: Digitale Masse und Oszillator an Analogmasse?“ · Analoge Elektronik und Schaltungstechnik · 18.04.2013 09:54