Bauteil: AD9510

Datenblatt öffnen (PDF) von www.analog.com

Im Forum und im Wiki

  • Thread

    USRP-Board selbst bauen

    erstmal noch kurz zum USRP clocking - siehe Anhang 2. Beim clocking gibts 2 Varianten - eine mit AD9510 und eine neuere mit AD9522. Sind beides PLL+Buffer und eierlegende Wollmilchsäue mit SPI-interface über den man die Ausgänge konfigurieren kann. Die PLLs bekommen 100MHz von einem VC(TC)XO und eine

    und der code zum Ansteuern via SPI auch schon existiert. Dasselbe gilt fürs clocking. Entweder AD9510+MUX oder AD9522. Ich würde eher zu letzterem tendieren, der reicht für 4 getrennte clock Ausgänge und scheint besser verfügbar zu sein. Nach einem passenden >=100MS/s dual-ADC mit seriellem Ausgang

    HF, Funk und Felder ·Tim B. · ·44 Antworten

  • Thread

    Clock Treiber IC

    Alternative_Devices oder auch http://www.analog.com/en/clock-and-timing/clock-generation-and-distribution/ad9510/products/product.html

    Mikrocontroller und Digitale Elektronik ·Gustel · ·10 Antworten

  • PDF

    AD-PCB-Chapter4_Print_A.pdf

    the clock jitter by the expression: SNR = 20log[1/2πft ]. j 4.17 PC Board Layout and Design Tools AD9510 Clock Generation and Distribution A good way of generating a low phase noise clock is to use a member of the AD851X clock generation and distribution circuits. These circuits are available as generation only, distribution only, and combination parts, as illustrated by the AD9510 in this figure. The generation section is based on PLL and/or DDS technology . The PLL section consists of a programmable reference divider (R); a low noise phase frequency detector (PFD); a precision

    in „ADCs: Digitale Masse und Oszillator an Analogmasse?“ · Analoge Elektronik und Schaltungstechnik ·

  • PDF

    HS_Systems_Part_2_for_Print_A.pdf

    DRIVER CLK– 0.1µF 1kΩ VBB 240Ω POSSIBLE LOW JITTER DRIVERS: 0.1µF ADCLK9xx Series, Jitter < 0.1ps AD9510 Output Buffer, Jitter = 0.25ps MC100EP16D, Jitter = 0.7ps NBSG16, Jitter = 0.2ps ANALOG GROUND Most high-performance ADCs have differential clock inputs for lowest jitter. Low jitter PECL or reduced

    in „ADCs: Digitale Masse und Oszillator an Analogmasse?“ · Analoge Elektronik und Schaltungstechnik ·