Bauteil: ADS54J60

Datenblatt öffnen (PDF) von www.ti.com

Im Forum und im Wiki

  • Thread

    DC-350 MHz AD Wandlung mit SNR über 65dB

    Es soll eine DC-350 MHz AD Wandlung mit SNR über 65dB erfolgen. 50Ohm 10dBm Eingang. Der ADS54J60 ist eigentlich geeignet und kann mit einem eingangs Trafo gem ref design. sogar 70dB. Das Problem ist meine Anwendung soll DC können. Nun hatte ich die Idee das Referenzdesign so zu belassen und

    Analog schrieb im Beitrag #6224596: > Der ADS54J60 ist eigentlich geeignet und kann mit einem eingangs Trafo > gem ref design. sogar 70dB Ersetze den Eingangstrafo durch einen Balun mit OP Verstärkern. Der Analog Digital Wandler mag ein symetrisches

    Analoge Elektronik und Schaltungstechnik ·Analog · ·11 Antworten

  • Thread

    Virtual Capacitor

    Einschränkung überhaupt. Als AD Wandler habe ich vorläufig den ADC31JB68 ausgewählt, alternativ zum ADS54J60. Das ist aber noch nicht in trockenen Tüchern...

    Beitrag #6225067: > Als AD Wandler habe ich vorläufig den ADC31JB68 ausgewählt, alternativ > zum ADS54J60. Bwahahaha. Ja dann bau mal. Oh noch ein Hinweis: Beide Anschlüsse müssen kurzfristig einen sehr hohen Strom aufnehmen und abgeben können. Sprudelstrudel schrieb im Beitrag #6225034: >

    FPGA, VHDL & Co. ·Sprudelstrudel · ·93 Antworten

  • Thread

    Teilentladungsmessung - Messsystemkonzept - Referat

    so landet man automatisch bei einem FPGA als in der ersten Stufe?! Als AD Konverter sieht der ADS54J60 von TI schon mal recht lecker aus (1GSPS 16bit) und dort würde ich mein Konzept gerne beginnen. Leider kann ich im Moment überhaupt nicht abschätzen, wie viel FPGA Power man überhaupt benötigt

    FPGA, VHDL & Co. ·Stefan · ·11 Antworten