Bauteil: ADS62P49

Datenblatt öffnen (PDF) von ti.com

Im Forum und im Wiki

  • Thread

    EMV 2011 / Spectran 5

    Der verbaute ADS62P49 (http://focus.ti.com/docs/prod/folders/print/ads62p49.html) kostet rund US$ 150,-, plus Zoll, Mage für Deutschen Distri, Transport, Versicherung etc., wenn du ihn denn bekommst (da war doch was?).

    HF, Funk und Felder ·Zonk-8000 · ·32 Antworten

  • Thread

    Timing Probleme DDR- SDR Wandler: Wie lautet die Timing-Constraint-Anweisung

    Hallo! Ich muss für meine Master Thesis Daten von einem Ti ADC (ADS62P49) mit 250 MSPS in den FIFO eines Xilinx Virtex FPGAs laden. Da die Daten des ADCs im DDR Format kommen (bei positiver Flanke werden die geraden Bits übertragen und bei negativer die ungeraden)

    einem Virtex 4 zu betreiben -> ich habe das Evaluation Board TSW1200 und das zugehörige ADC Board ADS62P49EVM... Cpt schrieb im Beitrag #1806204: > Sorry habe gerade keine Zeit das ausführlicher zu beschreiben. hast du jedes Bit einzeln mit einem ISERDES Modul abgetastet und dann zum Beispiel anstatt

    FPGA, VHDL & Co. ·Simon D. · ·14 Antworten

  • Thread

    Hilfe für IDELAY

    Hallo! Bin auch gerade an einem Projekt mit TI ADC-ADS62P49... Ich habe von TI einige Informationen, wie die das auf dem Board TSW1200 realisiert haben... Wenn du Interesse hast, könnte man ein paar Ideen austauschen - sende mir dazu einfach deine Email

    FPGA, VHDL & Co. ·Johann · ·7 Antworten

  • Thread

    Master Thesis Problem: Speicheranbindung an Eval. Board TSW1200EVM

    abspeichern (max. 65536 Samples) um danach weiter zu verarbeiten. Ich nutze ein ADC Eval Board von Ti (ADS62P49EVM) und ein zugehöriges FPGA Board (TSW1200EVM). Auf dem FPGA Board ist ein Virtex 4 FPGA (XC4VLX25) verbaut, aber leider kein externer Speicher. Und nun zum Problem: Leider nimmt das Speichern

    FPGA, VHDL & Co. ·Simon D. · ·3 Antworten