Bauteil: MC74AC4040

Datenblatt öffnen (PDF) von www.onsemi.com

Im Forum und im Wiki

  • Thread

    Clockfrequenz durch 256 teilen - Jitter Problem

    Master-Clock von 48 kHz zu bekommen. Dazu habe ich jetzt einfach mal einen ripple counter verwendet (MC74AC4040DG). Da die 48kHz Clock einen AD-Wandler (AD1974) betreibt, darf der cycle-to-cycle Jitter nicht mehr als 200ps betragen. Am Ausgang des ripple counters messe ich aber leider einen cycle-to-cycle

    VCXO (CSX750CKB-12.288M-UT) hat eine maximale Ausgangslast von CMOS 30pF. Der ripple counter (MC74AC4040DG) hat eine Eingangskapazität von 4.5pF und der 74AC74 ebenfalls. Weiters hängt der VCXO Ausgang noch an einem Timer-Eingang eines PIC32MX1 (da finde ich leider keine Eingangskapazität). Sollte ich

    Mikrocontroller und Digitale Elektronik ·Christian S. · ·10 Antworten

  • Thread

    Counter Diskret aufbauen (32 Bit)

    rücksetzbar (der Fehler der meisten Vorteiler - nicht rücksetzbar) http://www.onsemi.com/pub/Collateral/MC74AC4040-D.PDF

    Mikrocontroller und Digitale Elektronik ·Freddy_Counter · ·12 Antworten

  • Thread

    Clock-Divider

    www.st.com/stonline/products/literature/ds/4704/74ac74.htm http://www.onsemi.com/pub/Collateral/MC74AC4040-D.PDF 140 MHz Typ. Clock Operating Voltage Range: 2.0 to 6.0 V

    Mikrocontroller und Digitale Elektronik ·Someone · ·18 Antworten

  • Thread

    Zähler "stolpert" bei 25+MHz, 74HC4040

    höheres Bit vom Zähler an und dessen Periode. Dann siehst du eher ob der sich verzählt. Und der MC74AC4040 schafft 140 MHz. Mit 104 MHz betreibe ich ihn.

    Mikrocontroller und Digitale Elektronik ·Stefan K. · ·14 Antworten

  • Thread

    Adresszähler am SRAM geht das so?

    decoded output signals are subject to decoding spikes and may have to be gated with the Clock of the MC74AC4040 for some designs."

    Mikrocontroller und Digitale Elektronik ·Avr Nix · ·8 Antworten

  • Thread

    ADC CNV Jitterfrei - Schaltung

    Damals hatte ich den Zähler verwendet, der geht bis 140 MHz. https://www.onsemi.com/pub/Collateral/MC74AC4040-D.PDF Jetzt würde ich wieder diesen Zähler und als Takt ... naja, ich könnte 100 MHz nehmen. Dann mit einem Zähler bis 7 Zählen, gibt 14,29 MHz für CNV. Wäre OK für mich. Und die einzelnen Pulse

    hatte ich den Zähler verwendet, der geht > bis 140 MHz. > https://www.onsemi.com/pub/Collateral/MC74AC4040-D.PDF Das LVDS-FF ist ja nen Biest, alter Schwede, krass!!! Ja, klar, das LVDS-FF wenn eh schon LVDS an allen ecken vorhanden ist. Ich würde auch einfach mal behaupten das die max. 0,8psRMS

    FPGA, VHDL & Co. ·Gustl B. · ·27 Antworten

  • Thread

    Sinus Referenz 100 kHz

    Der hier ist schnell genug: https://www.onsemi.com/pub/Collateral/MC74AC4040-D.PDF Aber wenn ich das #CNV_Enable sowieso im FPGA erzeuge brauche ich den nicht. Das wäre eben eine zusätzliche Bestückungsoption die ich testen könnte. Aber weil das mit dem FPGA ja auch funktionieren

    Analoge Elektronik und Schaltungstechnik ·Gustl B. · ·149 Antworten