Bauteil: TPS51200

Datenblatt öffnen (PDF) von ti.com

Im Forum und im Wiki

  • Thread

    DDr3 Referenzdesign

    Danke Tosch für die Information. Ich ahbe mich für den TPS51200 entschieden. Eine Frage habe ich noch: Im Datenblatt zum AM335 (S. 189 bzw siehe Anhang) sind für das Layout die maximalen Signallängen vorgegeben. Was bedeutet dabei das skew?

    Mikrocontroller und Digitale Elektronik ·ddr3freund · ·3 Antworten

  • Thread

    DDR2, Terminierung, Virtex-6, MIG

    So geht's. Man kann auch einen LDO für die VTT nehmen, der die VREF gleich mit macht, z.B. den TPS51200 von TI. > - Clk-Terminierung 100-ohm zwischen clk pair, direkt am Memory. > - Data, Data-strobe und Data-Mask keine Terminierung zwischen FPGA und > Memory notwendig (ist mit ODT abgedeckt)

    FPGA, VHDL & Co. ·Eric O. · ·4 Antworten

  • PDF

    de10-nano_a0.pdf

    REFIN VIN V_CONTROL OUT4 C4 C8 4 SET NC 6 22u 2 VLDOIN PGOOD 9 R44 100K C42 4.7u 1u 1u LT3080 3 TPS51200 7 DDR3_VTT_HPS VO EN DDR3_VREF_HPS D R133 C107 5 P 6 L5 BEAD DDR3_VTT_HPS VOSNS _ D REFOUT DDR3_VREF_HPS 75K 0.01u C212 C27 N G N C41 G P G 22u 22u 1 4 8 0.1u 1 A A All rights reserved.y Terasic Inc

    in „Low Cost Board“ · Mikrocontroller und Digitale Elektronik ·