Warum funktioniert das nicht? Mittelwert, AD_wandler

Du summierst 16 "abfrage"-Werte und teilst die Summe dann durch 64? Du 
solltest mal versuchen durch 16 zu teilen.

By the way: kannst du "Blödsinn" etwas näher definieren?

Gruß,
Magnetus

Hallo,

dein Rückgabetyp der Funktion adc() ist nicht unbedingt kompatibel zu 
deiner Rechnung:

1

unsigned int adc(void) { /*...*/ }

Manchmal funktioniert das, manchmal nicht. Wie äußert sich 'Blödsinn' 
denn genau?

pumpkin

Oh shit... hab mich da im Code vertan... Du summierst ja 64 
"abfrage"-Werte a 16Bit... mein Fehler ;)

Mmmmh, ist schwierig zu sagen. Mein Gedanke ist z.Zt., dass der Wandler 
evtl. etwas zu schnell beackert wird:

1

CLRBIT(PORTD,5);            //CS auf 0

2

3

for(int i=0;i<16;i++)

4

{

5

6

// ...

Du sagst 'wandle!' und holst sofort deine Daten ab. Was für einen 
Wandler nutzt du (Flash, Sigma-Delta, Approx, ...)? Deine 
Shiftregisterkonstruktion scheint ja zu funktionieren.

pumpkin

> Du sagst 'wandle!' und holst sofort deine Daten ab. Was für einen
> Wandler nutzt du (Flash, Sigma-Delta, Approx, ...)? Deine
> Shiftregisterkonstruktion scheint ja zu funktionieren.

Er benutzt scheinbar einen TLC4545 (siehe Beginn des Codes)

1

//TLC4545 Ansteuerung

2

int adc(void)

3

{

Gruß,
Magnetus

Ok, hab' es nicht gesehen. Das Datenblatt sagt ~17ns nach /CS und ~3µs 
conversion time. Guck dir mal das datasheet auf Seite 12 (conversion) 
an. Dort wird beschrieben wie man ungültige Ergebnisse erkennt.

pumpkin

Du solltest dir das Datenblatt nochmal genauer ansehen. Speziell ab 
Seite 12 "Principles of Operation". Siehe Anhang.

1

sampling

2

3

The converter sample time is 20 SCLKs in duration, beginning on the 5th

4

SCLK received during an active signal on the CS input (or FS input for

5

the TLC4541.)

6

7

conversion

8

9

Each device completes a conversion in the following manner. The

10

conversion is started after the 24th falling SCLK edge. The CS input

11

can be released at this point or at any time during the remainder of

12

the conversion cycle. The conversion takes a maximum of 2.94 μs to

13

complete. Enough time (for conversion) should be allowed before the

14

next falling edge on the CS input (or rising edge on the FS input for

15

the TLC4541) so that no conversion is terminated prematurely. If the

16

conversion cycle is terminated early, the data presented on SDO during

17

the following cycle is FF00h. This predefined output code is helpful in

18

determining if the cycle time is not long enough to complete the

19

conversion. The same code is also used to determine if a reset cycle

20

is valid.

21

22

For all devices, the SDO data presented during a cycle is the result of

23

the conversion of the sample taken during the previous cycle. The

24

output data format is shown in the following table.

>> Der AVR läuft mit 8 MHz, wie bekomme ich denn raus wie lange der AVR für
>> das aufsummieren benötigt?

Im Debug kannst du dir die clock cycles anschauen (irgendwo linkes 
Fenster, Unterpunkt CPU wenn ich mich recht entsinne). Eine 'Stoppuhr' 
ist auch eingebaut, aber die braucht das richtige #define F_CPU (auch im 
makefile?!?).

pumpkin

Die Initialisierung

1

  summe = 0;

sollte am Anfang der Routine stehen, nicht am Ende. Dort ist sie 
unwirksam.

Habe es gerade einmal durchgerechnet. Angenommen du verwendest das 
fehlerhafte Wort 0xFF00 63 mal zur Mittelwertbildung, dann rutscht dein 
Wert gegen ~4,95V (Referenz 5V). Wahrscheinlich sind nicht alle Werte 
fehlerhaft, so dass dein leicht erhöhter Wert plausibel scheint. Ist nur 
eine Möglichkeit, aber die würde ich erstmal abklopfen.

pumpkin