"Und die werden jeweils über ein NAND aus den
vorhergehenden Stufen mit Zählimpulsen versorgt."
Nein. Denkfehler. Guck nochmal genau in das Schaltbild. Die vorherigen
Stufen takten nicht die Folgestufe, sondern sie verhindern die Taktung
wenn nicht alle auf 1 sind. Der einzig relevante Takt ist für alle
gemeinsam CCK und geht in jedes einzelne der AND-Gates des Chips ein.
Das Teil sieht zwar wirklich nicht ganz so aus, wie ein klassischer
synchroner Zähler nach Art des '191, aber er ist dennoch synchron.
Dass die vorherigen Stufen in den Takt statt den D-Eingang eingehen
ändert nichts am zeitlichen Verhalten: alle Stufen bis auf die erste
werden (wenn überhaupt) gleichzeitig getaktet. Nur die erste ist um
einen Gate-Level früher dran.
"Synchrone Zähler zeichen sich schließlich dadurch aus das sämtliche
FF am selben Zähltakt hängen"
Genau das ist hier der Fall. Der Takt wirkt auf jedes einzelne
AND-Gate. Wäre bei einem Ripple-Counter nicht der Fall.