Gast
#3661296
Hallo, aktuell muss ich mich aus Gründen näher mit den parasitären Kapazitäten bei Leistungs-MOSFETs beschäftigen und verstehe aber bereits ein grundlegendes Konzept bei der Kapazität einer einfachen MOS-Struktur nicht. Die Frage bezieht sich auf folgendes Zitat aus "Fundamentals of Power Semiconductor Devices" von Baliga: "When a negative bias is applied to the gate electrode, mobile holes are attracted from the bulk toward the oxide-semiconductor interface [...] to form an accumulation layer. As majority carriers in the P-base region, the holes can respond to an AC signal superposed on the negative DC voltage applied to the gate electrode. Consequently, the capacitance for the MOS structure becomes equal to that of the gate oxide under accumulation conditions" Ich verstehe einfach nicht welche Auswirkungen es für die Kapazität hat, dass die freien Löcher dem AC-Signal folgen können. Was würde denn passieren, angenommen die Löcher wären zu träge und würden das nicht schaffen. Welchen Einfluss hätte das auf die Kapazität? Später wird argumentiert, dass bei einer positiven Gate-Spannung mit überlagerten AC-Signal, wo sich die Verarmungszone ausbildet, die Raumladungen diesem AC-Signal nicht mehr folgen können, und sich die MOS-Kapazität damit aus der Serienschaltung von Oxid- und Sperrschicht-Kapazität zusammensetzt. Auch hier ist mir die Begründung wieder nicht klar, dass sich die Kapazität als Serienschaltung ausbildet, WEIL die Raumladungen dem AC-Signal nicht folgen können. Das will einfach nicht in meinem Kopf rein. Ich hoffe hier kann mir eventuell jemand auf die Sprünge zu helfen. Ich bedanke mich jedenfalls bereits jetzt für mögliche Antworten. Viele Grüße