UART Daten nicht wie erwartet

Markus E. schrieb:
> ich sende mit 9600 Bd zwischen zwei ATMega1284P MCU's Daten über an die
> UART-Schnittstelle angeschlossene RS485 Transceiver (MAX487). Beide
> Controller laufen mit 8 MHz internem Takt.

Welcher nicht sonderlich genau ist, ca. +/-5%. Das ist meist zuviel.

https://www.mikrocontroller.net/articles/AVR_Checkliste#UART/USART

Von dem Microcontrollern habe ich keine Ahnung, aber für mich sieht das 
irgendwie auf ganz unterer Ebene (Baudrate zB) falsch aus.
zB wird eine 9dez. = 00001001 zu einer 130dez = 10001000.

Abgesehen vom Start-offset ist da auch eine null zuviel zwischen den 
einsen.
Auch in den übrigen Daten korrelieren die Anzahl der einsen zwischen in- 
und output einigermaßen.

Falk B. schrieb:
> Welcher nicht sonderlich genau ist, ca. +/-5%. Das ist meist zuviel.

Danke für den Hinweis, ich habe dummerweise kein Quarz mehr 
herumfliegen, habe aber direkt welche bestellt und werde den Controllern 
jeweils eines spendieren für den externen Takt.

Klaus schrieb:
> aber für mich sieht das
> irgendwie auf ganz unterer Ebene (Baudrate zB) falsch aus.
> zB wird eine 9dez. = 00001001 zu einer 130dez = 10001000.

Das ist mir auch aufgefallen, dass die Darstellung der Bits in Logic 2 
umgekehrter Reihenfolge zu sein scheint, jedoch vom Serial Analyzer wie 
ich die Bytes erwarten würde interpretiert wird.

S. Landolt schrieb:
>> Beide Controller laufen mit 8 MHz internem Takt.
>
> Das ist beim Master garantiert?

Nein scheinbar (im Rahmen der Toleranz) ganz und gar nicht.
Denn wie es Falk mit seinem Beitrag schon andeutete ist die Toleranz des 
int. Takts zu kritisch für die serielle Übertragung in meinem Fall.

Ich habe aus einer fertigen Schaltung ein Quarz ausgelötet und in die 
vorhandene Schaltung (zumindest am Master) eingebaut und die 
Datenübertragung funktioniert nun am UART1 TX genau wie ich sie erwarten 
würde.

Insofern nochmal danke für den Hinweis mit der Toleranz, ich hätte nicht 
gedacht, dass dies mit internem Takt zu derartigen Schwierigkeiten am 
UART sorgen kann.

Ja genau das hatte ich bei beiden Controllern geprüft, ebenso wie den 
Clock-Teiler.

Markus E. schrieb:
> Danke für den Hinweis, ich habe dummerweise kein Quarz mehr
> herumfliegen, habe aber direkt welche bestellt und werde den Controllern
> jeweils eines spendieren für den externen Takt.

Du kannst zum Test ja auch die Einstellung #define F_CPU 8000000UL 
ändern und schauen, ob du einen funktionierenden Wert findest. Dann 
weist du zumindest, ob es am Takt liegt.

S. Landolt schrieb:
> UBRR=51, d.h. es kommt bereits ein systematischer Fehler von 2 % herein.

Du meinst 0,2% ;-)

Das sollte reichen. Mit 1% würde es gehen wenn das U2Xn bit gestetzt 
würde. Dann wäre 103 für 9600Baud nötig.
Das Osccal arbeitet auch ca im Prozent Bereich.
Jedoch ist einer von beiden ein "Montagschip". Gewöhnlich ist der 
interne Generator genau genug. Vielleicht doch mal dem Takt messen?

Hier unterhalten die sich seid Jahren ohne Abgleich mit bis zu 30K Temperaturdifferenz. (bei 4,6-5,2V) Bei Probeläufen die abwechselnd mit 3,3 und 5V arbeiten stellte sich eine differenz im Takt heraus. Das störte die Komunikation nicht, machte jedoch eine falsche Stundenlänge ;-) PS Wenn Sender und Empänger sich aufeinander einstellen würde irgendwann der Bereich so weit daneben liegen das ein drittes Gerät nicht mehr mitreden könnte. Ein einmaliger Abgleich könnte jedoch sinnvol sein - falls mal ein "Montagschip" rein kommt.