ATMega / XMega wie möglichst schnelle Takterzeugung genau X mal?

Mit den Megas ist m.W. kein 16MHz Ausgang möglich, weil per Timer 
mindestens halbiert wird.

Es geht jedoch mit den TinyX5, deren Timer mit 64MHz arbeiten kann. 
Allerdings nur vom internen RC-Oszillator, also nicht quarzgenau.

A. K. schrieb:
> Mit den Megas ist kein 16MHz Ausgang möglich, weil per Timer mindestens
> halbiert wird.
>
> Es geht allerdings mit den TinyX5, dessen Timer mit 64MHz arbeiten kann.
> Allerdings nur vom internen R/C-Oszillator, nicht quarzgenau.

Das bringt mich auf eine Idee: Man setzt einen 64MHz-Timer so auf, dass 
er ein Signal mit der gewünschten Frequenz erzeugt, zählt die Anzahl der 
Takte mit einem synchronen zweiten Timer (welchen man vielleicht sogar 
mit Input Capture auf den Taktausgang laufen lässt) und lässt diesen 
irgendwann per Output Compare exakt auf die gewünschte Anzahl an Takten 
den Taktausgang durch Anhalten des ersten Timers abstellen. Da ist unter 
Umständen ein wenig Feintuning nötig, aber es dürfte funktionieren.


Gruß
Jonathan

Oliver schrieb:
> Die AVRs können zwei Timer ver-multiplexen, üblicherweise Timer 0 und
> Timer 1. Nennt sich output-compare-modulator.
>
> Ob sich allerdings damit der Bereich 0...5 Mio einstellen lässt, weiß
> ich nicht.
>
> Alternativ mitzählen. Das musst du ja nicht für jeden Zählimpuls machen,
> zählen kann der Timer alleine. Du brauchst nur die Überläufe zu zählen,
> um dann im letzten Zyklus per CTC auf deine genaue Zykluszahl zu kommen.
> In der letzten ISR hälstdu den Timer dann an, die Anzahl Takte für den
> Einsprung in die ISR und den out-Befehl ins TCCRB-Register musst du halt
> mit berücksichtigen.
>
> Damit bekommst du F_CPU/2 per PWM hin, mit 20Mhz-Quarz sind das lockere
> 10 Mhz.
>
> Oliver

Heh, genau das war auch meine Idee zur selben Zeit. Allerdings muss man 
nicht nur den letzten Zyklus per CTC machen, sondern die letzten beiden. 
Falls das Abstellen des Timers nämlich exakt einen Takt nach dem letzten 
regulären Int kommt, hat man das Problem, dass die ISR noch recht lange 
braucht, bis die Ausgabe dann tatsächlich abgestellt ist. Als 
Alternative könnte man bei weniger als 512 verbleibenden Takten einfach 
per Indirektem Sprung in ein NOP-Feld springen, welches dann die 
gewünschte Restverzögerung erzeugt, sodass das Timing immer exakt passt 
und man den Timer nicht noch in den CTC umschalten muss.


Gruß
Jonathan

Wenn Du mal sagst, was das ganze werden soll, findet man bestimmt eine 
viel einfachere Lösung.

Irgendwie beschleicht mich der Verdacht, Du willst nen Zähler-IC als 
Output-Expander verwenden.

Ja das klingt in der Tat verdächtig danach. Das wäre aber wirklich eine 
Umständliche Lösung. Aber wenn man nur noch ein Pin frei hat... Wobei 
man auch dann noch tricksen könnte, je achdem was genau man 
beabsichtigt, Z. B. etwas in der Art USART oder 1-Wire. Und sei es auch 
nur eine Art Soft-Lösung. Bei mehr als einem Pin oder einem gemeinsamen 
Takt käme noch Soft-SPI in Frage. Wobei es bei den soften Lösungen etwas 
haarig beim THema möglichst schnell und CPU Zeit wird. Ganz nebenbei 
bemerkt:

Wenn das echte SPI nicht permanent kommuniziert, so kann man das 
mehrfach belegen wie ein BUS. Man muß sich dann nur entscheiden wie man 
die Geräte selektiert. Entweder über das Protokoll per Adressübertragung 
oder über ein Chipselekt. Üblich wäre Chipselekt. Aber wir wissen ja 
nicht was dranhängt.

Gruß

Carsten

Entweder so wie es Alex mit dem XMega macht, oder einfach mal davon 
ausgehen, dass der XMega auch mehr als 1 USART hat mit dem man so etwas 
bereit stellen könnte (auch gern im SPI Mode)... der zur Zeit kleinste 
aus der A Serie hat schon 5 USARTs und kostet 2,50 €

Grüße

Basti