UpChirp / DownChirp mit Phasenmmodulation

Des-Illusionist schrieb:
> Sawyer M. schrieb:
>> Wie würdet Ihr das machen?
>
> Ich würd erst mal schauen, ob es überhaupt einen DAC für diesen
> Frequenzbereich (60 GHz?) gibt und dementsprechend nichts FPGA sondern
> im HF Forum https://www.mikrocontroller.net/forum/hf posten.

Ich vermute mal ganz stark das es keinen DAC MIT 60 GHz gibt. Aber wenn 
ich mit einer  Integer-N-PLL zur Multiplikation eines DDS-Signal sieht 
die Welt doch ganz anders aus.

Man könnte ein DDS Bausteil nehmen oder auch ein FPGA was mir die 
Erzeugung der verschiedenen Rampen erleichtern würde.

Jedoch stellt sich mir immer noch die oben gestellte Frage.

Also ich bin ein wenig verwirrt jetzt. Ich erläutere mal das erste Bild 
was ich oben im ersten Beitrag angehangen haben:

Um die Anforderungen an den DDS zu senken, kann eine Integer-N-PLL 
verwendet werden, um die Ausgangsfrequenz des DDS zu multiplizieren. Ein 
spannungsgesteuerter Oszillator (VCO) erzeugt ein Ausgangssignal, dessen 
Frequenz [fout] um ein vielfaches höher liegen kann, als die durch den 
DDS erzeugte Referenzfrequenz [fref]. Der Schleifenteiler dividiert das 
Ausgangssignal durch einen ganzzahligen Wert N. Der 
Phasen-Frequenz-Detektor vergleicht die Teilerfrequenz [fdiv] mit der 
Referenzfrequenz. Die Charge-Pump und das Schleifenfilter setzen die 
Phasendifferenz in die Abstimmspannung für den VCO um.


Und die Frage war eigentlich nur wie ich die Phasenmodulation mit hinein 
bekommen könnte, da der Ansatz im gezeigten Bild nicht funktioniert.


Sawyer M. schrieb:

> Jedoch weis ich nicht wie ich die Phasensprünge hinein bekomme.


Leider fehlt mir hierzu ein Lösungsansatz deshalb die Frage für Tipps, 
Tricks oder Suchvorschläge.

Ist ein Projekt mit meiner Freundin zusammen. Sorry hab nicht aufgepasst 
als ich von Ihrem Laptop geantwortet habe. Ändert nichts am Thema.

Vicky M. schrieb:
> Also ich bin ein wenig verwirrt jetzt. Ich erläutere mal das erste Bild
> was ich oben im ersten Beitrag angehangen haben:
>
> Um die Anforderungen an den DDS zu senken, kann eine Integer-N-PLL
> verwendet werden, um die Ausgangsfrequenz des DDS zu multiplizieren. Ein
> spannungsgesteuerter Oszillator (VCO) erzeugt ein Ausgangssignal, dessen
> Frequenz [fout] um ein vielfaches höher liegen kann, als die durch den
> ...
>
> Leider fehlt mir hierzu ein Lösungsansatz deshalb die Frage für Tipps,
> Tricks oder Suchvorschläge.

Ich geb auf, schade das hier keiner Lust hat mir/uns konstruktiv zu 
helfen sondern auf Kleinigkeit herum geritten wird.

Sawyer M. schrieb:
> Durch Addition
> eines variablen Wertes zum Ausgang des Akkumulators kann aber auch
> direkt die Phase moduliert werden.

Aber nur bei einer relativ niedrigen Frequenz, als Oberwelle bis 
vielleicht 3GHz.
Phasensprünge von 180° bekommt man recht einfach, indem man zwischen den 
gegenphasigen Ausgängen des  DDS-Chips hin und herschaltet, andere Werte 
mit 90°  Leistungsteilern oder Verzögerungsleitungen.

Wenn man die gewünschte Phasenmodulation bei niedriger Frequenz 
hergestellt hat, kann man Aufwärtsmischer verwenden, bis man die 60GHz 
erreicht hat. Die Phase bleibt dabei erhalten:

sin(α+β) = sin α * cos β + cos α * sin β

wobei α =  2*π*f1*t  ist, also z.B. konstante 57 GHz,
 und  β = 2*π*f2*t +/- φ also das phasenmodulierte 3GHz Signal.
sin und cos stehen für die I und Q Ausgänge der Oszillatoren.
Wenn man diese nicht verwendet oder nicht zur Verfügung hat, bekommt man 
ausser der Summenfrequenz von 60GHz auch noch die Differenzfrequenz von 
54GHz, die man mit einem Filter entfernen kann.

Jedenfalls lautet das Ergebnis dann
sin (2*π*57GHz*t + 2*π*3GHz*t +/- φ)
oder sin (2*π*60 GHz*t +/- φ)

Weitere Additionstheoreme dieser Art sollten in jeder 
Schul-Formelsammlung zu finden sein.

Die Polaritaet kann man mit einem Mischer umschalten. Eine beliebige 
Phase kann man mit einem Quadraturmischer erzeugen.