Gast
#3115660
Guten Tag, ich habe eine Frage zu JFET Transistoren. Und zwar sind das ja, wie der Name sagt, Feldeffekt-Transistoren. Man stellt durch ein Feld die Größe eines Verarmungskanals ein. Idealisiert fließt in das Gate (abgesehen vom "Verschiebungsstrom" beim Laden des Gates) kein Strom. Also bei DC-Betrieb dürfte genau kein Eingangsstrom am Gate sein. Jetzt ist natürlich nichts ideal und ich sehe gerne ein, dass ein kleiner Strom durch das Gate fließt, sei es durch Tunneln oder was auch immer. Was mich aber wundert: Warum ist dieser Gate-Strom bei MOSFETs kleiner? Oder anders formuliert: Warum ist nicht auch bei J-FET unter der Gate-Elektrode ein richtiger Isolator? Hintergrund der Frage ist: Ich habe gelesen, dass JFETs super Transistoren seien, weil sie (im Vergleich zum MOSFET) keine Streuung an Oberflächen und andere Oberflächenverursachte Effekte haben. Außerdem leiten sie durch Majoritätsladungsträger. Jetzt soll bei großen Eingangsimpedanzen trotzdem ein MOSFET geeigneter sein, weil er einen kleineren Gate Strom hat. (steht z.B. hier http://www.elektronikinfo.de/strom/op_rauschen.htm) Ich nehme an dass dadurch das Schrotrauschen beim MOSFET kleiner ist... Aber ich sehe nicht, warum man diesen Strom nicht auch beim FET noch kleiner machen kann. Vielen Dank für Antworten!