Hallo zusammen,
ich würde gerne ein bisschen in LTspice simulieren mit einem idealisierten Thyristormodell.
Einen idealen Transistor mit antiparalleler kann man leicht erstellen, indem man diesen als Widerstand annimmt, der bei einem positiven Gate leitet bzw. in die entgegengesetzte Richtung immer leitet:
R1 1 2 R=if(V(3)<=0, if(V(1,2)>0, 1G,1n), 1n) 1: Drain 2: Source 3: Gate
Bei Einem Thyristor ist das ja schon schwieriger, da sich die Bedingungen ja ändern. Damit der Anodenstrom fließt, braucht es ein positives Gate, danach nicht mehr.
Kann man dies auch irgendwie mit einem LTspice-Befehl z. B. als Widerstandsmodell realisieren?
Danke und Gruß Sarah








