Ich möchte für einen LTC2247 eine 40MHz Clock erzeugen und mit einem Spartan 6 die Signale einlesen und weiterverarbeiten. Das Design ist eine Portierung von einem älteren Board. Bei der Synthese des Spartan 6 Codes gab es anfänglich diverse Schwierigkeiten. Die Erzeugung der 40MHz wurde ursprünglich mal im FPGA gemacht aber das Synthesetool beschwert sich dann, was mit ODDR2 Instanzen jedoch behoben werden konnte.
Wie es vorher gemacht wure erscheint mir nicht besonders klug daher denke ich gerade daran es anders zu lösen. Die Clock für den ADC mit einem externen Clock Synthesizer zu erzeugen und jeweils einen Ausgang an den ADC und einen an den FPGA (einen GCLK Eingang). Diese Synthesizer mit mehreren Ausgängen sind nicht teuer und sicher besser als die PLL im FPGA.
Es scheint sich zwischen Spartan 3 und Spartan 6 etwas verändert zu haben was Clock routing angeht.
Was haltet ihr von der neueren Lösung?