Gustl B. schrieb:
Bei den Stratixen ist es so, dass die eine empfohlene Sequenz haben
Bei "Xilinxen" auch. Das ist eigentlich auch immer irgendwo dokumentiert. Davon würde ich auch nur im Ausnahmefall abweichen.
Bradward B. schrieb:
Für nen Schaltplan ist es sicherlich keine schlechte Idee die Power
supply so zu gestalten, das man bei der Inbetriebnahme des Prototypen
was an dem timing des Power-rampings (einfach) ändern kann.
Naja, die Regler geben sich eigentlich nach einer definierten Zeit, gfs über RC-Glieder verzögert, selbständig frei und die Schaltung sollte sich so darauf ausgelegt werden. Die Sequenz selber wird dann auch abgefragt und mit einer MCU mitverfolgt und plausibilisert, wenn nötig.
Das ist um so wichtiger, weil gerade die Ausgänge des FPGA ja noch mit anderen Schaltungsteilen und Bausteinen kommunizieren, die ihrerseits nicht bestromt werden dürfen, gfs. aber selber den FPGA besaften, wenn sie nicht unten gehalten werden, oder ihrerseits eventuell einen Reset brauchen, um anzulaufen, was sie gfs. vor oder auch nach dem FPGA machen müssen.
Daher gehört zu einer richtigen Schaltung immer ein Konzept, in dem klar die Sequenz des gesamten Systems und daraus abgeleitet, die Sequenz des boards aufgezeigt wird - inkluse der Eingriffe durch externe Komponenten oder MCUs.
... und ja, das Ganze bitte auch unter Berücksichtigung der IB, wenn manche Teile noch fehlen. Das muss also schon bei der Planung berücksichtigt werden und mit allem anderen zusammenassen, damit es nicht zu unerwarteten Zuständen und Gefrickel bei der IB kommt. Leider hapert es oft genau daran und dann wird gebastelt und gebastelt ...
