Suchergebnisse für "anfänger"

FPGA-Entwicklung unter Linux

Xilinx 95144 CPLD. Also die Hardware funktioniert. Nur mit xilprg kann ich (noch) nicht wirklich was anfangen. Vielen Dank, bin für jeden Tip dankbar. Grüsse min

95144 CPLD. Also die Hardware funktioniert. Nur mit xilprg kann ich > (noch) nicht wirklich was anfangen. > > Vielen Dank, bin für jeden Tip dankbar. > Grüsse min xc3sprog http://sourceforge.net/projects/xc3sprog/ Das sollte dein paralelles Kabel bereits als Standard eingestellt haben.

FPGA, VHDL & Co. ·Odic X. ·21.12.2009 19:09 ·36 Antworten

Vorkenntnisse zum FPEG Start

ich würde xilinx empfehlen, haben ein kostenloses ise, was ja für den anfang nicht schlecht ist. wenn du dir jedoch ein entwicklungsumgebung zulegen möchtestst ist da immer die notwendige software dabei. für anfängerprojekte nehmen sich aber die unterschiedlichen hersteller

danke, hab ich mir gerade angeschaut, für den anfang sicher eine gute lösung. Ich lese mir das VHDL wikibook durch und kaufe mir ein gutes "starter kit" Brauch ich sonst irgendwelche (vor)kenntnisse (außer VHDL)?

FPGA, VHDL & Co. ·Mike ·23.12.2009 12:09 ·13 Antworten

Unterschiede der Spartan-3 Kits?

bedenken, egal was du im FPGA machst, das ist alles witzlos wenn es nicht "raus kommt". Gerade als Anfänger ist es sinnvoll wenn man etwas sehen kann. Ein Board ohne Display (möglichst mehrere Stellen 7segment -> einfach aber ausreichend platz) halte ich für nicht angebracht. Der FPGA an sich ist mMn

Ich habe ja auch nicht behauptet, dass Debuggen, ChipScope und EDK mit MicroBlaze was für Anfänger ist. Aber für Embedded Prozessor-Systeme gibts eben diese gut ausgestatteten Boards. Wobei gerade die S3-Boards meiner Meinung nach ein sehr gutes Preis-/Leistungsverhältnis haben. Eine Menge drauf

FPGA, VHDL & Co. ·Steffen Hausinger ·17.01.2010 18:18 ·11 Antworten

SPI Bitstrom abschneiden

abzubrechen wenn man das SCK Signal auch als Takt für den Bitcounter nimmt? (will mich nicht schon am Anfang aufs falsche Pferd setzen).

Mirco Controller schrieb im Beitrag #3174226: > Das stimmt, ich kann jedoch schon anfangen während das SPI noch shiftet. > Mache ich das ganze via Bitbanging muss ich in der Lese/Schreibe routine > warten bis alle Bits durch sind. Entweder verstehe ich dich nicht, oder du mich nicht

FPGA, VHDL & Co. ·Mirco Controller ·27.05.2013 10:39 ·10 Antworten

Flanke vom Signal erkennen

Signalen ansehe... Hast du schonmal etwas einfacheres geschrieben ? Mit ein paar Leds kann für den anfang super ausprobiern wie man das mit den shiftoperationen usw richtig macht.

Hallo, also danke erstmal an euch alle!!! Hier mal der Code, ich wollte für den Anfang einfach mal sagen wenn der Mittelwert der Zwischenstellen (SAVE0...7) kleiner als "100000000000" dann soll am Ausgang ne 1 kommen ansonsten ne null . Aber klappt nicht so ganz.. Am AD wandler liegt

FPGA, VHDL & Co. ·M. ·21.12.2009 10:49 ·62 Antworten

Getrigerte DDFS

haben wir nicht zur Verfügung. Woher kommt denn so ein wohlgeformtes "Klingelsignal"? Was geht am Anfang der Leitung rein? Achim S. schrieb im Beitrag #5148265: > Aber wie gesagt: ich glaube eher, dass es sich hier um einen Messfehler > handelt. Oder eben ein Anpassungsproblem wie im https://www.mikrocontroller.net

schrieb im Beitrag #5148701: > Woher kommt denn so ein wohlgeformtes "Klingelsignal"? > Was geht am Anfang der Leitung rein? Das Signal kommt vom Signalgenerator einer Flüssigkeitslinse, die dadurch in Schwingung versetzt wird. Die Leitung war beim messsen recht kurz, 30 cm ca. Und es geht nur das

FPGA, VHDL & Co. ·Stephan Köhnen ·22.09.2017 15:12 ·33 Antworten

VHDL Nachfolger

den Syntax ([…] das fehlende > letzte Komma bzw. dann Semicol. etc.). Da hat sich letztens ein Anfänger drüber gewundert. Meinst du in der Portliste der Entity? Wenn ja, dann frage ich dich, wie für dich eine Funktionsdeklaration in C aussieht [c] void Funktion(int a, int b, int c, ); [/c] So?

Package auslagern (Xilinx macht das ebenso). Das wäre dann ziemlich C-ähnlich. Ich fand es am Anfang auch geschwätzig. Aber mit den richtigen Varianten und Erfahrung ist es gut zu handeln. Am Ende spart man sich die Zeit beim Fehlersuchen.

FPGA, VHDL & Co. ·Thomas ·18.05.2015 10:39 ·33 Antworten

Digitaluhr im VHDL

Wie wäre es, wenn Du erstmal mit einem Zähler anfängst und den dann Schritt für Schritt erweiterst? Für den Anfang hilft google (vhdl + bcd) und das ISE Quick Start Tutorial. Rick

bestimmt schon seit 3..6 Monaten und in der Regel wird davon ausgegangen, daß Du dann auch damit anfängst. Peter

FPGA, VHDL & Co. ·Martina ·09.10.2006 17:18 ·12 Antworten

FPGA + PROM mittels FT2232 programmieren

Einarbeitung in die FPGAs ist schon komplex genug, da muß man nicht mit dem Designen eines Eval-Board anfangen. Wenn man mal in den Schaltplan fertiger Boards reinschaut, sieht man auch, das das kein AVR (Kindergeburtstag :) mehr ist. Mein Tipp: Ein fertiges kaufen und in VHDL/Verilog einarbeiten. Wenn

Einarbeitung in die FPGAs ist schon komplex genug, da muß man nicht > mit dem Designen eines Eval-Board anfangen. Wenn man mal in den > Schaltplan fertiger Boards reinschaut, sieht man auch, das das kein AVR > (Kindergeburtstag :) mehr ist. > > Mein Tipp: Ein fertiges kaufen und in VHDL/Verilog einarbeiten

FPGA, VHDL & Co. ·Willivonbienemaya .. ·30.04.2008 16:22 ·42 Antworten

Achtung Anfänger: Tutorials für Spartan 3E Starter Kit

Hallo, hier habe ich einen Link mit vielen Tutorials für FPGA-Anfänger, besonders für diejenigen, die ein Spartan 3E Board besitzen. Ich hoffe, dass es euch hilft. http://fpgamac.com/html/spartan3e_tutorials.html Viel Spaß bleviet

Idee kommen, die Projektbeschreibung als Word-Dokument anzubieten und nicht als PDF. Aber ein Anfang ist es schon mal.

FPGA, VHDL & Co. ·bleviet ·06.07.2008 11:37 ·1 Antworten

GAL Entwicklungsborad gesucht

und da geht es los... SCHEMA oder ?? 3. Schema einbinden... ... das wäre schon ne Hilfe für den Anfang...

geht es los... SCHEMA oder ?? > 3. Schema einbinden... > ... > das wäre schon ne Hilfe für den Anfang... Es gibt ein Quick Start Tutorial, wie das funktioniert, ca. 20 Seiten mit vielen Bildern

FPGA, VHDL & Co. ·Ralph H. ·10.12.2010 18:43 ·22 Antworten

Signale verzögern IDELAY

Und offenbar liegt jetzt dein Abtastzeitpunkt genau innerhalb dieser Varianz. Bevor du jetzt anfängst, den für jeden Kanal einzeln einstellbar zu machen, schiebe ihn doch mal um 3ns nach hinten. Dann solltest du auf jeden Fall außerhalb der Einschwingbereichs aller Kanäle sein.

Schlumpf schrieb im Beitrag #5680958: > Bevor du jetzt anfängst, den für jeden Kanal einzeln einstellbar zu > machen, schiebe ihn doch mal um 3ns nach hinten. Wie mache ich das mit den 3 ns? Genau wegen solcher Dinge hatte ich hier nach dem IDELAY gefragt.

FPGA, VHDL & Co. ·Gustl B. ·04.01.2019 09:57 ·49 Antworten

Einstieg in FPGAs

FPGA-Welt einsteigt? Mich würden die Altera-Teile sehr interessieren. Was empfehlt ihr für den Anfang? Sollte nicht allzu komplex sein, und möglichst low cost. Also - Was könnt ihr mir für konkrete Produkte empfehlen? Grüsse Tobias

products/devkits/altera/kit-cyc2-2C20N.html Für $150 bekommst da was, womit man schon richtig was anfangen kann. Find ich persönlich vom Preis-Leistungsverhältnis sehr gut!

FPGA, VHDL & Co. ·Tobias P. ·17.06.2007 22:35 ·24 Antworten

vga Ausgabe - was bremst denn da.

Ich will zu meiner jetzigen Übung nicht allzu viele Fragen auf einmal stellen und mit einer anfangen. Es geht um ein vga Signal. Das muss langsam mal drin sein, habe ich mir gedacht und es funktioniert auch dahingehend, daß der Monitor was anzeigt aber eben nicht dahingehend, daß ich fraglos glücklich

schalte dann ein Flag aktiv, und setze das ein paar Pixel/Zeilen später wieder inaktiv: [vhdl] if (anfangs_zeile-1 = akt_zeile) then zeile_passt<=1; end if; if (ende_zeile-1 = akt_zeile) then zeile_passt<=0; end if; if (anfangs_spalte-1 = akt_spalte) then spalte_passt<=1; end if; if (ende_spalte

FPGA, VHDL & Co. ·Clemens M. ·11.05.2012 08:59 ·14 Antworten

Bitcoin-Mining mit FPGA?

hätte man vor 2 Jahren kommen müssen. Damals hätte man sogar noch was mit einem Atom-Prozessor anfangen können. Weitere Infos vielleicht hier: http://forum.bitcoin.org/index.php?topic=11086.0 Eine preiswerte Eigenbau FPGA-Lösung, sehe ich für eine solche Nischenanwendung nicht. Grafikkarten sind

FPGA, VHDL & Co. ·egal ·28.06.2021 09:03 ·159 Antworten

Neues cooles FPGA Board

Habe gerade eine Auskunft bekommen: 99 EUR + 12,- Versand + 16% = 129,- EUR Gesamtpreis. Einem Anfänger würde ich zu dem leistungsfähigeren FPGA raten und nicht zum billigeren - man kann (sollte ein Produkt dabei rauskommen) immer noch problemlos den FPGA wechseln, wenn es auf die Kosten ankommt, wenn

habe (auch mit derselben webpack umgebung) beruhigt beim Design. Ich würde mich nicht schon zu Anfang ohne ersichtlichen Grund künstlich beschränken. jörn

FPGA, VHDL & Co. ·Jörn Gerhard ·31.03.2005 13:30 ·25 Antworten

Ist Xilinx (Vivado) wirklich so langsam?

, die ich mache sind von klein bis sehr komplex. Ich simuliere nur, wenn ich gerade from scratch anfange und wenn es erstmal läuft, dann verzichte ich darauf meist. Ich kann sogar sagen, wenn ich erstmal ein Design erfolgreich simuliert habe und das erste Mal synthetisiert, dann simuliere ich nicht mehr

Hotkeys, Ansichten, etc) hilft auch nur bedingt, da man auch hier nicht mal eben irgendein Projekt anfangen kann, sondern erst einmal alle Einstellungen durchgehen muss. Bleibt für mich als größtes Manko die Geschwindigkeit, selbst auf einem Toprechner (i7-48xx) mit viel RAM sind die Wartezeiten lästig

FPGA, VHDL & Co. ·P. K. ·19.08.2016 23:22 ·56 Antworten

Teiler von 20Mhz auf 16Mhz

schreibt _unterstrichen_ Und wie man sieht, geht es am ehesten beim Underline schief. Da wird der Anfang und das Ende der Formatierung nicht so ohne weiteres erkannt... :-o df1as schrieb im Beitrag #2026712: > Nur wenn es um minimalen Jitter geht, ist man um den Faktor 2 besser, > wenn man beide

und an den Ausgang weitergeleitet hat. Flipflop(2) übernimmt dann also sogar schon Daten, die am Anfang der Taktperiode noch am Eingang von Flipflop(1) lagen. (Stichwort: Contamination Delay)

FPGA, VHDL & Co. ·Ralph H. ·23.01.2011 01:32 ·26 Antworten

Bildverbesserung Bildsensor

Unterschied zwischen Gates LUTs Cells noch > nicht ganz. Die kleinste Einheit mit der du etwas anfangen kannst sind die LUTs. Diese werden wieder zu größeren Einheiten (Slice/CLB) zusammengefasst. http://de.wikipedia.org/wiki/Field_Programmable_Gate_Array#Innere_Struktur Genauere Auskunft gibt

hängt die maximale Frequenz von der Konfiguration ("Programm") ab. Da du scheinbar ein blutiger Anfänger bist, würde ich eher mal von 40 MHz ausgehen. Letztendlich hängt diese Frequenz (wie auch die endgültige Performance, was ja nicht dasselbe ist) davon ab, wie gut du die Konfiguration optimieren kannst

FPGA, VHDL & Co. ·Christian ·03.02.2009 14:49 ·37 Antworten

FT2232H Sync FIFO

einstellen. Macht zusammen 2x11Bit + 8*16Bit = 150Bit. Und damit ich im Datenstrom irgendwie den Anfang und das Ende eines Pixels erkennen kann habe ich mir das so gedacht: Das letzte Bit jedes Bytes ist '0' ausser wenn ein neues Paket anfängt. Damit brauche ich dann 22Bytes/Pixel. Macht 22MBytes/s

teste bekomme ich 121998539 korrekte Pakete. Es gab also einen Fehler. Dieser Fehler ist ziemlich am Anfang. Ich bin damit sehr zufrieden, vor allem weil das eine getaktete Lösung ist die vom Timing her gut aussieht auf dem Oszi. WR# und Daten erscheinen ca. zur fallenden Flanke con CLKOUT auf den Leitungen

FPGA, VHDL & Co. ·Gustl B. ·05.03.2019 15:53 ·51 Antworten

Delay Line in VHDL

mir sagst, was es tun soll... ;-) Oder alternativ, wofür du es brauchst... > Ich bin blutiger Anfänger und brauche erst noch das Gefühl. > Zumal ich mich relativ strikt an die Xilinx AppNote 250 gehalten habe > um das zu implementieren. Die machen das da auch so... Du bist Anfänger und hast die

geschieht. Die anderen Abtastwerte werden verwendet, um den VCO zu steuern. >> Ich bin blutiger Anfänger und brauche erst noch das Gefühl. >> Zumal ich mich relativ strikt an die Xilinx AppNote 250 gehalten habe >> um das zu implementieren. Die machen das da auch so... > Du bist Anfänger und hast

FPGA, VHDL & Co. ·Erdin ·14.07.2010 11:25 ·9 Antworten

VHDL R/W Register erzeugen

vhdl-anfänger schrieb im Beitrag #4263757: > Wie realisiert man sowas? Mit einem DP-RAM. Das kann auch in LUTs abgenbildet werden. > Brauch ich da einen Treiber dazwischen, der beschreibt wer "Vorrang" hat

vhdl-anfänger schrieb im Beitrag #4263842: > beide Teilnehmer sind synchron zueinander. Wenn beide mit dem selben Takt laufen, dann ist das kein Problem... > Ich will zwischen 2 entitys symbolisieren, das

FPGA, VHDL & Co. ·vhdl-anfänger ·09.09.2015 13:29 ·10 Antworten

XILINX PCIe IP core Minimal configuration

sys_clk sys_rst_n reichen ? Was würde noch fehlen ? Klar kann man damit noch nichts anfangen, aber wenn die unterste Verbindung schon mal aufgebaut würde, müsste man dann doch schon im PCI Tree des PCs den Endpoint finden oder liege ich da total daneben? Ich beanke mich schon mal

Trainingssequenz wieder anzustoßen um die Verbindung wieder aufzubauen ? So oft man will in dem anfangs beschriebenen Status nur zum Test? Danke

FPGA, VHDL & Co. ·pcieIP ·28.12.2014 13:23 ·14 Antworten

Warum ist folgende Synthese nicht möglich?

Stichwort dazu: "kombinatorische Schleife" (siehe die Fehlermeldung). In der Regel machen das nur Anfänger. Dann nennt man das " Fehler". Wenn das ein Profi macht dann geht das und nennt sich (wie schon erwähnt) "Ringoszillator". http://www.lothar-miller.de/s9y/categories/36-Kombinatorische-Schleife

Ringoszillator implementiert bekommst, ist der viel (sehr viel!) zu schnell, um irgendwas damit anfangen zu können. Da schwingt dann im FPGA eine Logikzelle mit Frequenzen über 1GHz vor sich hin. Diesen "Takt" bekommst du niemals nach außen und vermutlich funktioniert das Routen im FPGA drin schon nicht

FPGA, VHDL & Co. ·Jörg ·28.05.2018 13:58 ·32 Antworten

Thunderbolt zu USB

ASMEDIA Chip gemacht? > Nein, habe nur die Gelegenheit ergriffen mich etwas weiterzubilden. Am Anfang des Threads war ich ja noch der Meinung dass es ohne Intelcontroller nicht geht. Was ist die genaue Bezeichnung auf dem Chip? Dann kann man vielleicht noch mehr Informationen finden.

through. Vermutlich den DSL2210, in der 2 mal PCIe x1 Konfiguration. Damit sind wir wieder am Anfang.

FPGA, VHDL & Co. ·Johann ·12.09.2014 16:43 ·22 Antworten

Welche FPGA laufen noch mit 5 Volt ?

die normalen Spartans oder die 4000e-Serie zu kaufen (die sind schön billig und reichen für den Anfang)

über sie zu finden. Atmel hat noch die AT40K Serie. Ich überlege mir gerade ob ich damit was anfangen will. Es ist mir aber völlig unklar ob es dazu auch Developer boards gibt und wie sie programmiert werden.

FPGA, VHDL & Co. ·Weihnachtsmann ·22.01.2005 23:02 ·19 Antworten

Realisierung eines Video-Decoders mit FPGA

#4571056: > drei Wochen FPGA!!! Keine Change > Muss man die ganze Funktionalität vom Dekoder vom Anfang an selbst in VHDL implementieren oder kann man für die bestimmten Kompontenten, z.B. variable Längenkodierung, inverses Abtasten, inverse Quantisierung usw., schon bereits implementierte VHDL-Lösungen

>> drei Wochen FPGA!!! Keine Change >> > Muss man die ganze Funktionalität vom Dekoder vom Anfang an selbst in > VHDL implementieren oder kann man für die bestimmten Kompontenten, z.B. > variable Längenkodierung, inverses Abtasten, inverse Quantisierung usw., > schon bereits implementierte

FPGA, VHDL & Co. ·Nohchi Vu ·31.12.2016 07:59 ·34 Antworten

PIN-Zuweisung für GAL16 in ispLever Classic

beheben. Tja, wie stelle ich denn mein Design auf ein syncrones um? Damit kann ich im Moment nichts anfangen. Die zweite Frage für mich ist, warum haben die JK's ein Takt-PIN wenn sie eh alle intern auf einen Takt verbunden sind. Da fehlt jetzt wohl einfach Wissen bei mir oder ich verstehe es nur nicht.

komme ich mir vor wie der letzte DAU. Gut, dass ich in den Programmierforen immer höflich zu den Anfängern war :-) Jetzt bin ich selber einer. Hätte ich so nicht gedacht. Lieben Dank für eure Hilfe und hoffe auf weitere Antworten Gruß oki PS: Ach so, dass CPLD's eine interne Sammlung mehrerer

FPGA, VHDL & Co. ·Olaf K. ·12.11.2009 15:42 ·43 Antworten

Merkwürdiges Verhalten mit diesem VHDL-Programm.

bin von der Xilinx Welt. Deinen weiteren Beiträgen zu Folge befindest du dich ganz, ganz am Anfang. Ich würde dir sehr Nahe legen ein Buch zur Hand zu nehmen. Meistens ist das gut und deutlich erklärt. Btw. Bei VHDL handelt es sich um KEIN Programm, sondern um eine HARDWAREBESCHREIBUNG. Diese

Jup danke. Darum findet meine Programmlogik kein Ziel. Ich suche ein gebrauchtes Buch für Anfänger für VHDL. Danke. Gruss

FPGA, VHDL & Co. ·Peter B. ·17.04.2014 08:47 ·10 Antworten

Pollin CPLD Board Erfahrungen?

So ein Platinchen werd ich mir dann bei der nächsten Bestellung mitbestellen, das klingt für den Anfang wirklich ganz brauchbar und ich wollte mich schon länger mal mit CPLDs beschäftigen. Grüße, Peter

FPGA, VHDL & Co. ·Peter Diener ·01.10.2012 11:40 ·117 Antworten

Schieberegister andersrum

16 downto 0) & input; Da du jetzt noch implizit zaehlen moechtest, setzt du das Register am Anfang einfach auf 00000...001 und wartest, bis Bit 16 1 ist.

then empfangsregister(cnt) <= input; end if; end process; [/vhdl] Aber das wäre für den Anfang etwas verwirrend geswesen ;-) Man möge mir diese Unzulänglichkeit nachsehen.

FPGA, VHDL & Co. ·shaun ·15.05.2009 12:17 ·17 Antworten

Einsteiger FPGA für Parallelisierung von Kryptografischen Algorithmen

empfehlen. Die bieten schon sehr viel für's Geld. Auch wenn du mit der Peripherie (noch) nichts anfangen kannst, liefert zB das Atlys ordentlich Ressourcen selbst für größere Projekte: http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS

erleichtert die Sache ungemein. Und du solltest mit den Blink-, Entprell- und ähnlichen Beispielen anfangen, weil VHDL/FPGA doch sehr anders ist, und nicht mit einer normalen Programmiersprache vergleichbar ist. Diese Unterschiede zu erkennen und anwenden zu können, das benötigt doch einiges an Erfahrung

FPGA, VHDL & Co. ·Daniel R. ·11.02.2012 12:16 ·17 Antworten

Programmierung von Lattice iCE mit nur einem Chip?

günstigster FPGA kostet 9,50 in nem großem QFP144 Gehäuse, wohingegen Lattice iCE-FPGAs bei 1,30€ anfangen und mit einem QFN32 Gehäuse auch in klein verfügbar sind.

nicht mal, ob das tatsächlich läuft. Oder andersrum: fang bei einem neuen Baustein nicht schon am Anfang mit dem Sparen an. Hinterher kaufst du dir dann sowieso das Evalboard und kloppst deinen Selbstbau in die Tonne, weil der nicht zuverlässig läuft. Und zudem kannst du, wenn du dann ein richtiges FPGA

FPGA, VHDL & Co. ·TO ·13.08.2014 19:47 ·8 Antworten

DDS mit FPGA - Speicher vs. Rechnen in Echtzeit

das mit dem Dither gefällt mir sehr gut. Das wäre ein Ansatz. Bleibt aber noch offen, was ich anfangs mit dem Cordic gefragt habe. Den Cordic für Sinus und Cosinus gibt es ja auch als IP-Core. Wenn ich den in der vergleichbaren Vektorbreite (also 24bit) nutze, wie sieht es dann mit dem Rauschen

Jens W. schrieb im Beitrag #7143256: > Bleibt aber noch offen, was ich anfangs mit dem Cordic gefragt habe. > Den Cordic für Sinus und Cosinus gibt es ja auch als IP-Core. > Wenn ich den in der vergleichbaren Vektorbreite (also 24bit) nutze, wie > sieht es dann mit dem Rauschen

FPGA, VHDL & Co. ·Jens W. ·04.03.2023 16:41 ·82 Antworten

Evaluationsboard zum drucken

RAM-Anbindung. Mach doch erst mal einen Simulator, um den kommst du sowieso kaum herum. Dann kannst du anfangen, dir die passende EvalHW zu suchen.

> Mach doch erst mal einen Simulator, um den kommst du sowieso kaum herum. > Dann kannst du anfangen, dir die passende EvalHW zu suchen. Das klingt doch mal sehr konstruktiv. Also empfiehlst du einen separaten µC für die Verwaltung von Speicher und der Kommunikation mit USB-Stick und LAN. Kannst

FPGA, VHDL & Co. ·Patrick S. ·16.11.2017 12:37 ·24 Antworten

RS flipflop finden in Xilinx

FPGA-Herstellern unterstützt wird? Diese Schaltplanzeichnerei, die du gerade lernst (und offenbar noch ganz am Anfang stehst) ist auch nichts anderes als eine Programmiersprache. Zudem ist so ein Schaltplan-Design nicht portabel z.B. auf einen anderen FPGA-Hersteller, oder auch nur auf eine andere Technik (z.B.

von modelsim zum Einsatz. Damit können die Jungs von der Softwareentwickelung wenigstens was anfangen :-P Bernd

FPGA, VHDL & Co. ·frank ·28.03.2009 22:45 ·24 Antworten

Erfahrungen mit Efinix?

Ich hab mir vor einiger zeit das Xyloni board(35€ Digikey) von Efinix zugelegt. Bin zimlicher Anfänger, bin bis jetzt aber relativ gut mit zurechtgekommen, hatte keine unlösbaren Probleme das board zu verwenden. Ein paar Hinweise zu der Software von denen: Die Software besitzt ein Synthese-tool

versucht der Interface-Designer automatisch die Pins umzumappen oder beizubehalten. Das macht grad am Anfang wenn man unschlüssig über das konkrete Device ist, sehr einfach mal durchzuprobieren. Constraints werden sehr ähnlich bzw. identisch wie bei Xilinx formuliert. Ansonsten ist die Dokumentation

FPGA, VHDL & Co. ·Gustl B. ·13.01.2025 21:30 ·26 Antworten

C64-FPGA Projekt MEGA 65

ändert aber nichts daran das bereits 2004 ein C64 im Joystickformat und 30 Spielen in Stückzahlen v. anfangs 250 000 allein für die NTSC Version von mammoth toys verkloppt wurden. Einführungspreis wohl 25 US$. Wer nen Lötkolben bedienen kann, erweitert diesen Joystick locker um Floppy Tastatur etc.. https

aber nichts daran das bereits 2004 ein C64 im Joystickformat > und 30 Spielen in Stückzahlen v. anfangs 250 000 allein für die NTSC > Version von mammoth toys verkloppt wurden. Einführungspreis wohl 25 US$. > Wer nen Lötkolben bedienen kann, erweitert diesen Joystick locker um > Floppy Tastatur etc

FPGA, VHDL & Co. ·C-64 Freund ·22.05.2022 00:51 ·27 Antworten

Xilinx FPGA / PowerPC - Bootloader

Hierbei musst du allerdings alle Pins im ucf File selber definieren für deine Hardware. Für den Anfang reicht es erstmal einen recht großzügigen (~32kb und mehr) Blockram als Daten und Instruktionsspeicher zu nehmen. Der Vorteil ist, dass dein Programm gleich mit ins Xilinx Prom mit reinkann (PPC startet

zumindest in hinsicht Simulation ... die auch noch nicht wirklich funkioniert ^^ [quote][pre]Für den Anfang reicht es erstmal einen recht großzügigen (~32kb und mehr) Blockram als Daten und Instruktionsspeicher zu nehmen. Der Vorteil ist, dass dein Programm gleich mit ins Xilinx Prom mit reinkann (PPC

FPGA, VHDL & Co. ·andrgrau ·03.07.2008 14:59 ·15 Antworten

Grundsätzliche Frage zu FPGAs

>eine Unmenge Normen und Anforderungen, und ich kann mir schwer >vorstellen, das man Dich als Anfänger ohne Unterstützung darauf >loslässt. Naja, die Jungs vom Militär sind sowieso eine Art für sich. . . Und wer solchen Kram baut, hat bei mir sowieso abgegessen! Pappnasen! MfG Falk

noch keine FPGAs verwendet haben in der Entwicklungsabteilung. Irgendjemand muss halt einfach mal anfangen! Ich kann dir versichern, dass wir alles was Normen usw. angeht, sehr gut im Griff haben.

FPGA, VHDL & Co. ·Max_F ·15.12.2009 10:19 ·13 Antworten

EPCS4 flash auslesen

Flash führt. Das Ergebnis ist eine .jic-Datei, die sich auch wieder flashen lässt. Nur: arg viel anfangen (außer halt als Backup) wirst Du mit dem Inhalt nicht können.

aktuellen Zeit mit Internet noch funktioniert... Also kann ich mit dem ausgelesenen Datenstrom nichts anfangen :-|

FPGA, VHDL & Co. ·Olli Z. ·07.06.2019 16:53 ·13 Antworten

Wann kommt FPGA Technik für Consumer Notebooks / PCs

Hardware-Beschreibungssprache für den FPGA ist quasi eine komplett neue Welt, Du musst ganz von vorne anfangen.

Hardware-Beschreibungssprache für den FPGA > ist quasi eine komplett neue Welt, Du musst ganz von vorne anfangen. Je nach Philosophie falsche Sichtweise: Nimm z.B. Geräte und ihre Treiber. Die meisten Progger sind ja auch nicht in der Lage, Treiber zu schreiben. Die werden per OS nachgeladen/installiert

FPGA, VHDL & Co. ·Bert ·07.11.2016 10:50 ·42 Antworten

VGA Textmode - 22% Logikgatter

die Übersichtlichkeit und lehrt ein wenig hierachisches Designen. Die meisten Designs hier von Anfängern vereinen alle 3 Punkte in einer total Unübersichtlichen Komponente (=> Spaghetti-Code). Jeder dieser Schritte lässt sich locker von Anfängern mit erster Erfahrung ind VHDL in ein paar Abenden

FPGA, VHDL & Co. ·Samuel J. ·15.11.2014 17:04 ·31 Antworten

Ist FPGA programmierung eine Hardwareentwicklung oder Softwareentwicklung?

FPGAs etwas anzufangen. Seine Kollegen aus der Hardware-Ecke können mit FPGAs schon eher was anfangen... > In meinen augen sind FPGAs keine ASICs, daher keine hardwareentwicklung. In meinen Augen ist "Hardware" auch das Programmieren eines aufwendigeren Bus-Interfaces (Busbreite, Wait-States,

> etwas anzufangen. > Seine Kollegen aus der Hardware-Ecke können mit FPGAs schon eher was > anfangen...

FPGA, VHDL & Co. ·Kick Beer ·10.08.2009 10:10 ·31 Antworten

Merkwürdige Quartus Optimierung

Sprache, die es halt gibt ;-) Nen Ausweg um doch ne gute Kapselung zu haben sind block statements. Am Anfang eines Blocks lassen sich auch jeweils neue Signale deklarieren.

. Und es sind immer wieder die gleichen Fallstricke begründet auf den gleichen Tatsachen die Anfänger oft hier aufschlagen lassen. Grad Variablen sind da ein Garant. Immerhin scheint ihr aber schon rising_edge zu kennen und wenn euch die numeric_std nahegelegt wird dann sei meine aussage etwas

FPGA, VHDL & Co. ·Andy L. ·06.11.2012 20:23 ·33 Antworten

VHDL: Problem mit inout und signal

dass sowas einfaches und anschauliches nicht in VHDL gehen soll, oder? Ich konnte VHDL schon von anfang an nicht leiden und hätte viel lieber Verilog genommen... aber so schlecht kann VHDL ja nun eigentlich nicht sein, oder?

in VHDL ein einziges Signal hinschreibt wenn nur eins gemeint ist. > Ich konnte VHDL schon von anfang an nicht leiden und hätte viel > lieber Verilog genommen... aber so schlecht kann VHDL ja nun eigentlich > nicht sein, oder? Wenn sich dieses Problem in Verilog ohne weiteres lösen lässt dann

FPGA, VHDL & Co. ·I_ H. ·15.10.2008 20:35 ·33 Antworten

Suche nach FPGA-Dev-Board für Studenten

Danke erstmal für die Antwort. Als erstes hab ich gedacht, was soll ich mit einem so alten Chip anfangen, aber ich wurde eines besseren belehrt. Vor allem wegen der Beispiele. Muss aber dennoch sagen, das ich vielleicht gerade wegen des Alters und des Preis skeptisch bin. Der Thread hat mir dennoch

https://www.mikrocontroller.net/topic/357274 In den neueren Tools - Vivado ist es dagegen von Anfang an dabei. Vivado funktioniert aber nur mit den Serie-7 FPGA's (Artix, Zynq). Ob Vivado besser geeignet ist als ISE kann ich nicht sagen. Ich hab Jahrezehntelang mit ISE gearbeitet und bin reichlich

FPGA, VHDL & Co. ·Ratte Sack ·10.12.2015 19:12 ·14 Antworten

Wie kann man die Software von FÜNF NIOS-Controllern in EIN .jic-File Packen?

und komisch formuliert findet? Nein, aber solange wie der Fragensteller mit den Antworten was anfangen kann, soll es mir recht sein :-)

schrieb im Beitrag #3552632: > Nein, aber solange wie der Fragensteller mit den Antworten was anfangen > kann, soll es mir recht sein :-) Das ist ja auch nicht trivial, so kann AScot sich da aber informieren. Danke für die Untersützung. Ich finde eigene Hardware zu bauen, ist immer nicht einfach

FPGA, VHDL & Co. ·ASott ·28.02.2014 15:33 ·35 Antworten

iCEstick/VHDL

Ein Tipp: simuliere deine Designs. Der Simulator ist der Debugger für FPGAs. Und sieh dir am Anfang immer wieder mal den RTL Schaltplan deiner VHDL Beschreibung an. Dann kannst du sehen, ob der Synthesizer diene Beschreibung verstanden und ins Gewünschte umgesetzt hat. Such mal hier im Forum nach

> > Das scheint wohl eher sein genereller Stil zu sein. Es ist aber eher schlecht, wenn man anfangs /generell/ was Falsches lernt. Denn viele sehen sich das "später" gar nicht an: > You know more what you’re doing later, so for now, always use a when > others clause.." Aber das mit dem "mach

FPGA, VHDL & Co. ·U.G. L. ·30.07.2016 22:33 ·10 Antworten

Hyperram ohne nios 2 ?

Du solltest nicht direkt mit etwas wie RAM anfangen. Klingt nicht nach sonderlich viel, komplex klingt es auch nicht, ist es aber. Wenn du es trotzdem machen willst Nutz den IPCore und schau dir an wie das Avalon Interface funktioniert.

FPGA Neuling schrieb im Beitrag #5623790: > Ich möchte für den Anfang z.B. einfach Werte, > die über einen ADC rein kommen im Speicher ablegen und anschließend > auslesen (und über RS232 an den PC senden). Dann würde ich mir erstmal eine passende State-Machine für

FPGA, VHDL & Co. ·FPGA Neuling ·30.11.2018 08:06 ·10 Antworten