-
Thread
kostenlose Entwicklungsumgebung
es einfach sein müsste ein kleines Progrämmchen austesten zu können... Aber als (blutiger) FPGA-Anfänger bleibt man halt meist schon an Kleinigkeiten hängen. PS: Ich habe mit dem Project Wizard schon ein Projekt angelegt. Werde mir die idiotensicheren Videos reinziehen, mal sehen ob mir dann ein
modelsim und die simulationssyntax von vhdl jetzt deutlich schwerer zu verstehen wäre, aber für den Anfang reicht ja erstmal ein neues Programm.
-
Thread
FPGA Grundlagen : Lattice Diamond Schematic
Das Einzige, was ich anfangs tatsächlich per Schematic gemacht habe, war die Verdrahtung der Module. Daraus wurde dann VHDL erzeugt und das dann weitergepflegt. Irgendwann war mir das Gehampel mit dem Schaltplaneditor aber zu
besser als bei Diamond. Lothar Miller (lkmiller) (Moderator) Benutzerseite >Das Einzige, was ich anfangs tatsächlich per Schematic gemacht habe, war >die Verdrahtung der Module. Daraus wurde dann VHDL erzeugt und das dann >weitergepflegt. Wenn man 10 Elemente in einem Top-Level hat, scheint mir
-
Thread
Chipscope Fragen
Wenn das Board nicht gerade ein Anfänger oder Vollidiot geroutet hat, sind die Leitungen gleich lang. Gerade bei solchen Frequenzen ist das normal. Außerdem machen ein paar ps Abweichung nix aus. Gibts dazu kein Referenzdesign, in dem die
Gibts denn eigentlich ein Problem, oder wieso machst du es für den Anfang so umständlich? Hast du falsche Daten?
-
Thread
Takt sieht schlimm aus - FPGA-Eingang optimieren?
schmalbandig ist, also nicht irgendwie moduliert wird z.B. abundzu ausgeschaltet ist. Bevor du damit anfängst, erstmal korrekt terminieren und Masse klären. Notfalls empirisch durch Probieren mit verschiedenen R und C. Vielleicht möchte der Sender auch ein bestimmtes Bezugspotential/Strom sehen!
komplexe Impedanz maximiert gleich sein, aber Betrag(Z1)=Betrag(Z2) resp. R1=R2 ist schonmal ein Anfang. Alles andere verschlechtert den Störabstand und die Dämpfung. Schlechte Dämpfung bedeutet längeres 'Nachklingeln'. Hier hat man vier Impedanzen: 1. Treiber ("unbekannt") 2. Kabel ("unbekannt"
-
Thread
[CPLD] Brauche Empfehlung für CPLDs / Software
können das. Welche Marke du wählst kann ich dir nicht raten, am Ende kann man mit allen was anfangen, Xilinx, Altera, Lattice etc.
wird noch produziert Stimmt, ist aber auch kurz vor dem Aussterben. Warum sollte man mit sowas anfangen? Nur wegen den 5V bei den IOs? Es gibt [[Pegelwandler]], wenn man sie denn braucht.
-
Thread
VHDL Timing Constraints nicht erfüllt
Du kannst hier anfangen: https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0006-vivado-design-analysis-and-timing-closure-hub.html bzw. https://www.xilinx.com/content/dam/xilinx/support/documentation
St. D. schrieb im Beitrag #5937011: > Du kannst hier anfangen: > https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0006-vivado-design-analysis-and-timing-closure-hub.html > bzw. > https://www.xilinx.com/content/dam/xilinx/support/documentation
-
Thread
CPLD tastet Signale ab - viele Fehler.
dem Hardware-Layout oder dem VHDL-Code. Leider habe ich keinen Plan wie und wo ich da am besten anfange zu suchen und brauche deshalb eure Hilfe! Danke im Voraus, Gruß Gerd
Gerd schrieb im Beitrag #2877966: > Leider habe ich keinen Plan wie und wo ich da am besten anfange zu > suchen und brauche deshalb eure Hilfe! Uns fehlt natürlich auch der Schaltplan, das Layout, ein Foto vom Aufbau, Anschlusspunkte des LA, Leitungslängen, usw. > Leider funktioniert das nur
-
Thread
Bitfolge getriggert ausgeben
Bitfolge soll im VHDL code als Konstante hinterlegt werden. Jetzt weis ich nicht so recht wie ich anfangen soll. Ich habe zwei Ansaetze um die ich mich erstal kuemmern werde: 1. Einen Parallel-Reihen Umsetzer, wo die Eingaenge mit konstanten Signalen belegt sind. Wie ich diesen allerdings triggerbar
parametretisieren? Darueber bin ich auch schon gestolpert. Im Prinzip suche ich sowas. Ich bin aber Anfaenger, was VHDL betrifft und aus den Beispielen kann ich mir die Funktion nicht immer komplett herleiten. Deswegen suche ich was Einfaches und Nachvollziebares.
-
Thread
Altera Cyclone II Evalboard 2C20
anscheinend hat sich noch niemand die Mühe gemacht dem CPC sowas zu spendieren. Da ich ein ziemlicher Anfänger in FPGA sachen bin dachte ich schon an einen AVR der IDE Kommandos in MMC/SD Kommandos übersetzt. Gruß Claude
Das Preis/Leistungsverhältnis ist selbst mit dem Aufschlag für Porto und Zoll ungeschlagen. Für Anfänger sind genug Schalter(9), Knöpfe(4), LED's(18) und Anzeigen(4) drauf. Wenn man es dann größer haben möchte nutzt man noch den SRAM(256Kx16) und die VGA-Ausgang(4096-Farben). Wenns dann immernoch nicht
-
Thread
FPGA Wahl für Einsteiger
English&CategoryNo=139&No=502 (das selbe gibts uach mit Touchscreen LCD) Pokere ich mit sowas am Anfang zu hoch?
brauche. Allerdings habe ich einen Monat gesessen, bis das Ethernet lief. Meine Empfehlung für Anfänger wäre trotzdem ein Spartan-3AN. Das Board ist weit verbreitet, und man findet eher Leute, die dafür schon mal etwas implementiert haben.
-
Thread
De1: VGA_R(0)-Signal nutzen für einBas-Signal.
vertikale Synchronisation da doch weniger komplex erscheint. Sowas wie ein Schachbrettmuster für den Anfang sollte mit ein paar Zählern leicht zu erzeugen sein.
sind die VGA Timings, das in VHDL zu beschreiben ist doch nicht sonderlich schwer und auch für Anfänger gut zu machen. Dann ein einfaches Muster/Linien ausgeben ist auch eher trivial.
-
Thread
Schaltungsaufgabe mit FPGA lösen
der nächsten Leitung zu erwarten ist. Was heißt das GENAU? Ist der Taktimpuls immer genau am Anfang/Mitte/whatever des Pulses oder nur ungefähr in der Nähe? >Die Amplitude der Impulse soll gemessen und mit einem >gespeicherten Durchschnittswert verglichen werden. >Bei Abweichungen vom Durchschnittswert
kommenden >Typen empfehlen könnt. Jedes Mittelklasse-FPGA sollte reichen, viel mehr kannst du als Anfänger so oder so nicht nutzen.
-
Thread
Spartan 3e unter Linux?
wahrscheinlich eher zur Englischen greifen -- Uebersetzungsfalle. Aber ich werde erstmal etwas kleiner Anfangen, bevor ich einen Mikroprozessor entwickel *gg Ich nehme an, der "cable driver" dient dazu, das device, welches das StarterKit erzeugt, ansteuern zu koennen. Ich habe jetzt mal den Emulationstreiber
kurzer Zeit eine LED blinken lassen und hat sein erstes Erfolgserlebnis. Ich hatte diese Tutorial anfangs übersehen und war mit dem oben genannten Büchlein (ca. 180 Seiten) gestartet und entsprechend enttäuscht.
-
Thread
Drehgeber-Auswertung: Frage zu Syntheseergebnis
Hallo Das erste Register muss schon am Anfang sein, denn die case soll ja die Folge von input zu state erkennen. Was XST genau aus deiner Schaltung macht ist mir auch nicht klar. Auf jeden Fall ist das Zurücksetzten von up unnötig (und falsch
---- wrote: > Das erste Register muss schon am Anfang sein, denn die case soll ja die > Folge von input zu state erkennen. Das funktioniert schon so, die Frage ist nur ob es korrekt bzw. guter Stil ist, ein externes asynchrones Signal kombinatorisch
-
Thread
Suche Softcore Alternative mit Compiler und Debugger
originalen JTAG > für das FPGA selbst. Und dann noch einen JTAG an der CPU. > So habe ich das anfangs bei der ZPU auch gemacht, bzw. mache das noch bei mehreren Cores in der Chain so, dass es neben dem System-JTAG zum Programmieren des FPGA noch einen als Soft-IP implementierten User-JTAG für die
Neudesign gar keine so doofe Idee, grade wenn's um Debuggen geht. Konnte mit den .v-Files auch nix anfangen.. Grüsse, - Strubi
-
Thread
4x DVI Videosignal
25MHz, die der TFP braucht. Donni D. schrieb im Beitrag #4845419: > Aber da wäre es für den Anfang wohl besser einfach erstmal > den SingleEdge Mode zu nehmen um besser verifizieren zu können ob alles > läuft, danach kann ich ja immer noch umstellen. Nein, da ist es besser, im Layout jeweils
generierte Pixel hat, nur eben über den TFP410 Chip. Dann werde ich wohl erstmal mit 640x480 anfangen müssen und Stück für Stück mich weiter nach oben Tasten :D
-
Thread
Maximalfrequenz eines Spartan 3
du einfach nur selbst ne CPU mal entwerfen, dann würd ich nicht mit 32 bit und ARM als Vorlage anfangen ;)
sein muss Ja, das sind maximalwerte, steht ja auch da. Aber darum ging es doch hier auch von Anfang an.
-
Thread
Problem: Latches oder unkorrektes Verhalten
else-Zweig in dem b einen Wert zugewiesen bekommt, oder man stellt eine Standardzuweisung an den Anfang des Prozesses. Für den Prozess ist das der Anfangswert des Signals. > Jetzt habe ich den Code eingesehen: Mach mal sofort die nicht > benötigten Signale aus der s-Liste, die unten nicht benötigt
else-Zweig in dem b einen Wert zugewiesen bekommt, > oder man stellt eine Standardzuweisung an den Anfang des Prozesses. Exakt, denn damit ist das System statisch eindeutig beschrieben. Es ist also egal, aus welcher Richtung man die Vorschrift betrachtet, der Ergebnismuxer ist komplett und eindeutig
-
Thread
VHDL Grundlagen Ram
sollte ein ausdrücklicher Hinweis hin, dass man beim allerersten Satz mit Lesen (und Verstehen) anfangen sollte.
synthetisiert werden... siehe https://www.mikrocontroller.net/articles/VHDL Richtlinien Für VHDL Anfänger >Kein "after", "wait for" o.ä. verwenden, das ist nicht synthetisierbar oder muss der o.g. Beitrag aktualisiert werden? Danke für Deine Erklärung im Voraus Markus
-
Thread
Vivado, Rechnen mit Klammern und Punkt vor Strich
und a durch dieses zusammenhängende 5b geteilt wird, also a/(5b). Als Lehrer würde ich wohl am Anfang sagen, was richtig ist bzw. was ich für richtig halte. Vielleicht sogar in der Klassenarbeit oder Klausur auf dem Aufgabenblatt als Hinweis geben.
Angabe einer Anzahl von etwas. Dussel schrieb im Beitrag #6372573: > Als Lehrer würde ich wohl am Anfang sagen, was richtig ist bzw. was ich > für richtig halte. Ja, und auch darauf hinweisen wo die Unterschiede zwischen Alltagssprache und Mathematik sind. Ich finde ja auch bei negativen Klammern
-
Thread
verschiedene FPGA Entwicklungssysteme
Stärken und Erfahrung ... Deine Stärken interessieren nicht, denn du konkurrierst nicht mit einem Anfänger irgendwo in Europa.
Erfahrung ... > > Deine Stärken interessieren nicht, denn du konkurrierst nicht mit einem > Anfänger irgendwo in Europa. Dieser Beitrag ist unnötig wie ein Kropf ... Hilf mal lieber mit die gesuchte Liste von FPGA-Tools zur vervollständigen.
-
Thread
Mikrocontroller in VHDL
VHDL Anfänger schrieb: > 2. Wie wird so ein Mikrocontroller im FPGA programmiert? Assembler oder > C? Hängt rein vom Core ab. Du findest bei opencores beispielsweise auch einen ATmega103-Clone, der ließe
VHDL Anfänger schrieb: > Hallo, > erstsmal zu meinem Background: Ich bin mit VHDL noch ein wirklicher > Anfänger. > Habe ein kleines Demoboard mit dem CPLD XC9572 und habe damit meine > ersten kleinen Binkereien
-
Thread
Zynq wie Artix verwenden (ohne CPU)?
Hallo, ich möchte nach Spartan3/6 jetzt auch mal etwas mit Artix oder Zynq anfangen und habe eine grundlegende Frage: Kann man einen Zynq auch ohne den CPU-Teil verwenden? Also so wie einen Artix. Oder muss man immer auch irgendwas in C machen damit man den FPGA-Teil konfigurieren
Beitrag #4213082: > Hallo, ich möchte nach Spartan3/6 jetzt auch mal etwas mit Artix oder > Zynq anfangen und habe eine grundlegende Frage: > > Kann man einen Zynq auch ohne den CPU-Teil verwenden? Also so wie einen > Artix. Oder muss man immer auch irgendwas in C machen damit man den > FPGA-Teil
-
Thread
Leute für Audio-Projekt gesucht
Verarbeitung. Das kann nur ein Softwerker gemacht haben" *ggg. Zum Thema Prozessor : Für den Anfang (Test des Boards, erste Geh-Versuche) würde ich einen MSP430 nehmen. Aber für nachher würde/werde ich wohl einen ARM7 nehmen. Allein schon um die Filterkoeffizienten, Hüllkurven, LFOs, Step-Sequencer
auf Wunsch auch Ethernet). Und das Board hat genug Lötaugen zum Löten ;-) So werde ich demnächst anfangen die TAS-Teile auf einer Adapterplatine, Verstärker, MIDI da anzuschließen. Brauche also Input! :-) (ach so, drauf ist auch SD/MMC Slot :-o :-)) Sieh hier: http://www.olimex.com/dev/sam7-p64.html
-
Thread
FPGA für Bildverarbeitung? Höre ich immer öfter, nur welches Board?
Nur sehe ich die Wirtschaftlichkeit gegenüber einer Zwei-Chip-Lösung eher bedingt, und für einen Anfänger dürfte die Lernkurve extrem steil sein. Die die geflucht haben, waren Profis...
Fitzebutze schrieb im Beitrag #3143645: > und für einen Anfänger dürfte die > Lernkurve extrem steil sein. Die die geflucht haben, waren Profis... Vielen Dank für Deine Einschätzung.
-
Thread
Spartan 3AN und UCF File
wirst du u.U. schon mal Probleme haben das Ganze wieder auf ein Globales Taktnetz zu bekommen. Am Anfang (oder für Anfänger) gilt einfach: *nur 1 Takt im ganzen Design*. Weil im ganzen FPGA jetzt nur 1 Takt da ist, werden die restlichen Timings werden über Clock-Enable-Signale gesteuert. Du wirst
für seltsame Effekt einhandelst, wenn du mehrere/verschiedene Takte auf dem FPGA hast. Gerade am Anfang, wenn du noch soviel anderes zu lernen hast, wirst du damit einige schlaflose Nächte mit der Fehlersuche zubringen.
-
Thread
Selbstbau "Maussensor"
Das stimmt. Den Eindruck habe ich schon auch ab und zu. Aber wenn Leute dann nicht trotzdem anfangen und entweder scheitern oder zu einem Ziel kommen dann lernt Niemand etwas. Man lernt auch dann wenn man ein paar Tage verbrät, sich einliest und dann eben den Aufwand besser abschätzen kann. Eben deshalb damit man da nichts kauft und dann doch nicht nutzt würde ich erstmal nur in Software anfangen. Das mit den Transistoren ist zwar gut, aber kein Zwischenschritt auf dem Weg zum Ziel. Da kann er auch mit einzelnen fiktiven Helligkeitswerten in der Simulation anfangen. Den Schritt auf die
-
Thread
Vektorposition im Array auslesen
Char_x und Char_y werden mittels Takt hochgezählt und mit 0 intialisiert. Ich sehe das so, dass am Anfang die variable pixel := ascii(1)(0)(0) mit diesen Parametern in die Konstante schaut und den Wert 0 haben müsste. Bei nächsten CLK würde dann pixel := ascii(1)(1)(0) sein und pixel den Wert 1 haben.
conv_integer...ich weiß müsste eigentlich to_integer(unsigned) heißen oder so ähnlich wenn ich bei 0 anfangen zu zählen dann passt doch 0 to 15. Welchen wert hat pixel denn bei dir, wenn pixel := ascii(1)(0)(0) ist...0 oder 1 Bei mir wäre er im Array #1 linke obere Ecke und wäre 0.
-
Thread
elegant durch 4 teilen mit aufrunden
möglich oder? Nein, warum sollten Variablen Vorteile gegenüber Signalen haben? Kleiner Tipp: als Anfänger brauchst du keine Variable. Und wenn du doch eine brauchst, dann musst du einen guten Grund dafür liefern... > Eine Division möchte ich ja gerade umgehen weil das immer viel > Hardwareaufwand
oder? > Nein, warum sollten Variablen Vorteile gegenüber Signalen haben? > Kleiner Tipp: als Anfänger brauchst du keine Variable. Und wenn du doch > eine brauchst, dann musst du einen guten Grund dafür liefern... > >> Eine Division möchte ich ja gerade umgehen weil das immer viel >> Hardwareaufwand
-
Thread
Fragen zum Nexys Video
einigen Steckvorgängen auf die Signalqualität auswirkt. 3. Gibt es noch etwas worauf ich als FPGA Anfänger unbedingt achten sollte bevor ich mir ein Board besorge und loslege?
M. M. schrieb im Beitrag #4450081: > 3. Gibt es noch etwas worauf ich als FPGA Anfänger unbedingt achten > sollte bevor ich mir ein Board besorge und loslege? Du solltest auf jeden Fall darauf achten, nicht gleich mit high speed differential Anforderungen zu beginnen... Als Anfänger
-
Thread
Generative AI und HDL code
entwicklung. Da ist aber interessant das RapidSilicon eigene FPGA AI generator vorgestellt hat, es war anfangs direct auf der Rapidsilicon website, jetzt ist es aber abkoppelt und anscheinend hat man eine neue firma dafür gegründet: https://primis.ai/ Das ist die neue firma, das product heisst aber immer noch RapidGPT. Den RapidGPT habe ich ausprobiert, anfangs war es schlimmer als ChatGPT, aber dann haben die RapidGPT leute ein paar tricks gemacht und dann kam aus dem RapidGPT schon relative komplexes code raus, fast fehler frei. Das RapidGPT gibt es
-
Thread
Quartus II und VHDL (ich bin verwirrt)
MfG Falk P.S. Arbeite besser mit Signalen, nicht Variablen. Da kann man sich gerade als Anfänger leicht ins Knie schiessen.
liegen. Ist der Grund dafür, das VHDL am Anfang wirklich nur für Simulatiuonszwecke entwickelt wurde? Weil es ja nun sehr viele Sprachkonstrukte zu geben scheint, die nicht "synthetisiert" werden können. Bedeutet das dann, dass, wenn man ein VHDL
-
Thread
FPGA-Lernen durch Praktizieren
Baustein programmieren. Würde mich sehr freuen, wenn mir jemand Tipps geben könnte, - wie ich anfangen kann, - welche Geräte und Werkzeuge ich besorgen soll, - wieviel alles ungefähr kosten würde. Danke für eure Antworten! Xin
Vielen dank für eure Tipps und Hilfe. Jetzt kann ich gut anfangen.
-
Thread
passendes Evalboard gesucht
AnfängerBoard mit folgenden Eigenschaften: - über USB programmierbar -- WICHTIG - LCD (1 oder 2*16 Zeichen) - eine Hand voll LEDs - eine Hand voll Taster - einige Pfostenstecker für externe Hardware
Quartus ist mir eigentlich egal, da ich mich in beide erst reinarbeiten muss. Was würdet ihr einem Anfänger raten. Gruß Kai
-
Thread
Ansteuerung LCD Display(Spartan3E)
Hi Mike, Ich habe dein Programm nachgeschaut, ich bien anfänger mit den Thema LCD. kannst du mir bitte erklaren was in den Modul clock und reset stehen? ein Beispiel wäre nett von dir, ich will nur probieren. Mayer
Danke Mike für dein Antwort Es wäre net wenn du mir noch der reset erklärt! ich bin relativ Anfänger in die Domain! Danke Tay
-
Thread
Konzept fuer eine Art pass/fail test in FPGA
realisieren, brauche erst aber noch ein paar Ideen und Anregungen um ein Konzept zu erstellen bevor ich anfange etwas in VHDL zu schreiben: Ich habe einen ADC an einem FPGA der mit 100MSPS/14bit sampled und zwar immer 1000 Punkte nacheinander, extern getriggert mit 50Hz. In diesen waveforms befinden sich 5us
Bevor du anfängst zu Programmieren mach dir erst einmal klar wieviel Speicher du brauchst. Dein Impuls ist 500 samples lang und hat 14 Bit. Du brauchst Speicher für die Festwertkurve, für den laufenden Mittelwert
-
Thread
Led-Matrix dmx Signal von MADRIX
LEDs. Und der Schritt von 10 nach 1000 ist immer noch ein großer... Aber wenn du gleich mit 1000 anfängst, dann wird das nie was.
schlicht zwei DMX-Stränge, in Fachkreisen auch Universum genannt. >Aber wenn du gleich mit 1000 anfängst, dann wird das nie was. ;-) Ketzer.
-
Thread
Bitte um Hilfe bei Taktteilerprogrammierung
mit und wollte nur mal sagen, dass ich's toll finde, das jemand mit Erfahrung sich die Zeit nimmt anfängern unter die Arme zu greifen und Hilfestellung zu geben. Du schreibst hier so regelmäßig rein, dass ein dickes Danke angesagt ist.
hallo hast du an schiebe registergedacht ? es kann auch dafür geeignet sein du kannst ein bit am Anfang des registers legen und in eine beliebige stelle wieder emfangen und den wiederum als clk benutzen
-
Thread
Counter / Zähler steuert LEDs wahllos an (Schematics, XILINX XC9572XL-10PCG44C)
Hatte ich am Anfang gemacht mit 100nF Kondensatoren. Die haben sich aber glaube nicht mit den Buffern vertragen und es kam nur signalwirrwar raus. Habe sie wieder entfernt und mit den internen Buffern gearbeitet. Funktionierte
Sorry ;-) Aber sonst habe ich glaube viel reingeschrieben ;-) Hatte ja am Anfang kein plan von CPLDs und jetzt gleich so ein Projekt. Aber egal es funktioniert jetzt. War kurz davor aufzugeben und hatte den Rechner schon runtergefahren. Dann habe ich noch ein wenig mit einem
-
Thread
FPGA Board erstellen
eventuell auch zuhause > hergestellt werden. 4-lagige Platinen wären natürlich etwas zu viel fürden Anfang. Ich glaub ich würde Knoten zwischen den Leiterbahnen produzieren. ;) Hab gerade gesehen, dass man mit z.B. EAGLE auch nur 2-lagige Layouts machen kann, wenn man die Freeware benutzt. John-eric
Die bietet vorerst mal genug Stoff zum Lernen... Jup, dann werd ich mal langsam mit einem Layout anfangen und hoffe, dass ihr mir ein paar Tipps geben könnt. Gruß Basti
-
Thread
Grundlagen zur parallelen Verarbeitung von hohen Datenmengen
so schwierig, wie hier im Forum suggeriert wird. Am besten mit einem Hello World UART Beispiel anfangen und dann Schrittweise BRAM und Interrupts hinzufuegen (das letzte ist als Neuling wahrscheinlich das schwierigste, aber auch nix weltbewegendes - ausserdem ist die Menge an Leuten die Helfen koennen
schwierig, wie hier im Forum suggeriert wird. Am besten > mit einem Hello World UART Beispiel anfangen [...] Das hatte iich schon mal gemacht, aber den Vorteil nicht gesehen. Ich hatte damals versucht die Daten von Blockram zum FT2232H durch den Microblaze zu schieben. Also im BRAM lagen die ADC
-
Thread
Programmprobleme Register CF Karte auslesen
auszulesen? Kannst du mir das mit den waitstates noch ein bisschen genauer erklären? Bin nämlich Anfänger im VHDL programmieren. Warum ist mein Taktteiler Schrott? Danke.
verweilst halt solange im Lesefreigabe state bis ein waitstate counter abgelaufen ist. > Bin nämlich Anfänger im VHDL programmieren. Warum ist mein Taktteiler > Schrott? Als Anfaenger bleib vorerst bei einem clock fuer dein design und wenn du deine statemachine drosseln must, nimm clock enables. Cheers
-
Thread
Semaphore in VHDL
Softwarevorbelastung, dann ist das Leuland. Hat bei mir auch lange gedauert. Da hilft am Ende nur klein anfangen. Lauflicht usw.
VHDL-Code verwurstet, um rauszubekommen, wie die FPGA-Zellen verschaltet werden müssen. DAMIT muss man anfangen und nicht mit VHDL und Prozessen. Wir arbeiten z.B. auch im Bereich Schulung von Entwicklern und unterstützen Kunden und Ich sehe da zwei Typen: 1) Der Jüngling, meist aus der Programmiererecke
-
Thread
FPGA als Slave am DDR-SDRAM Speicherbus
FPGA schaufeln. Dafür gibts aber scheinbar keine fertige IP, so dass unser VHDL Mensch von Null anfangen müsste und es gibt auch keine Erfahrungberichte über die Sache... das gibt mit zu denken... > Hat denn der ARM9 kein normales Speicher-Interface für SRAM-style > Slaves? Das wär natürlich viel
alles andere ist "Spezial". Richtig, in dieser Richtungist es immer noch eine Sache, die für Anfänger ganz und gar ungeeignet ist, aber das ist wenigstens machbar. > Ich muß jetzt noch darauf achten wie man SDRAM, NAND-Flash, und den als > SRAM getarnten FPGA gleichzeitig an die CPU kriegt.
-
Thread
FPGA-Einsteigerboard
Wenn dann wuerde ich ein Board mit LCD bevorzugen, z. B. das Spartan-3E Starter Kit. Aber fuer den Anfang ist vielleicht das billigste am sichersten, wenn ich mit VHDL doch nicht klarkomme...
ist ein Altera-FPGA. Wo liegen die Unterschiede zwischen Xilinx und Altera, mit was sollte ich anfangen? Laufen die gleichen VHDL-Programme auf beiden FPGA-Typen?
-
Thread
ISE Update: Web Edition nun auch mit abgespecktem MicroBlaze als IP ?
PicoBlaze hat aber auch keine GNU-Toolchain. Da gab es doch nur diese Mediplex-IDE die mit C was anfangen konnte. Alles andere war Assembler. Und da brauch ich keinen Softcore, wenn ich dann doch nur Assembler mache ;-) Duke
Einstieg in die Materie erscheint mir der PicoBlaze aber durchaus geeignet (selbst als lausiger Anfänger). Grund ist wohl die fast narrensichere und gute Doku von Ken Chapman. So was in der Form bräuchte ich für GNU/ GCC. Gruss Uwe
-
Thread
LVDS in ISE simulieren
einen Takt zu invertieren und auf das _p Pad zu geben, damit kann ich momentan leider noch nichts anfangen. Steht in meinem Kopf aktuell noch im Widerspruch zum eigentlichen Design, wo ja das _P Pad ein extra Eingang ist. Das würde bedeuten, dass ich im Testbench EIngänge auch "extern" verschalten kann
Hallo, ich noch einmal. Nachdem ich nun quasi von vorne anfangen muss, weil ich den Fehler in meinem Design nicht finde, hänge ich nun wieder an der LVDS Simulationsgeschichte. Wenn ich einen LVDS Takt habe, habe ich ein _p und ein _n Pad als Takt, die dann
-
Thread
Delta Sigma Demodulator (3 Kanäle) besser auf CPLD oder FPGA
Datenstrom hinzu. Wie meinst du das? Ich dachte eigentlich, dass ich zu einer beliebigen Zeit anfangen kann abzutasten, ohne irgendein Startsignal oder eine zusätzliche Synchronisierung? Bei 3 mal 16 bit würde ich das mit der parallelen Ausgabe nochmal überdenken. Ich vermute eine SPI wäre da die
Datenstrom hinzu. > > Wie meinst du das? Ich dachte eigentlich, dass ich zu einer beliebigen > Zeit anfangen kann abzutasten, ohne irgendein Startsignal oder eine > zusätzliche Synchronisierung? ich meine das im Zusammenhang mit: >> Ich stelle mir das vor wie ein 16 Bit Zähler, wenn eine 1 reinkommt
-
Thread
microCore, ein Echtzeitprozessor in VHDL für FPGAs
mit synchronem oder asynchronem Reset synthetisiert werden, das hängt von async_reset ab, das am Anfang von functions.fs definiert ist. Das ist "conditional compilation für Arme" in VHDL ;) "2. Wenn das zeitkritische Signale betrifft (d.h. eigentlich alles was nicht auf ein GPIO rausläuft), dann
habe ich den Pausemechanismus eingebaut und dann wußte ich natürlich erstmal nicht, was ich damit anfangen kann - außer zu warten, solange ein Device nicht bereit ist. Heute weiß ich, dass man dank Pause die gesamte Resourcenverwaltung an die Hardware delegieren kann. Inklusive MUTEX (MUTual EXclusion
-
Thread
VHDL Lattice Pin ansteuern
etc) ausgewertet werden. Andere Tools ignorieren diese Angaben einfach sofern sie nichts damit anfangen können. Und es bleibt trotzdem syntaktisch korrekt. Man kann es als eine einfache Objektbeschreibung des Komponenten betrachten, alles was zur 'Interface Beschreibung' gehört, ist somit in der Entity
) ausgewertet werden. Andere Tools > ignorieren diese Angaben einfach sofern sie nichts damit anfangen > können. Und es bleibt trotzdem syntaktisch korrekt. Man kann es als eine > einfache Objektbeschreibung des Komponenten betrachten, alles was zur > 'Interface Beschreibung' gehört, ist somit