Suchergebnisse für "anfänger"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum FPGA, VHDL & Co.
zurücksetzen
Zeitraum alle

3013 Treffer für anfänger Suchergebnisse für "anfänger"

Relevanz Datum
  • Thread

    Fragen zu schnellem RAM und ADCs

    ich mich etwas weiterbilden möchte, möchte ich mal was mit schnellem RAM und auch schnellen ADCs anfangen. Derzeit verwende ich das Blockram im FPGA wenn es um schnelle Dinge geht, aber es gibt ja auch ZBT SRAM und DDR2/3. Da ich Anfänger bin ein paar Fragen hierzu: 1. Kann ich ZBT SRAM wie Blockram

    FPGA, VHDL & Co. ·Gustl B. · ·31 Antworten

  • Thread

    wie finde ich den geeigneten Chip für mein Projekt?

    unterbringt). Definiere doch erst einmal, was Du machen möchtest, und schließe nicht gleich von Anfang an irgendwelche Sachen willkürlich aus.

    VGA-Ausgabe Sinn machen. Da müssen die Signale so aufbereitet werden, dass der Bildschirm damit was anfangen kann und das lässt sich in einem Logikbaustein sehr schön implementieren. Allerdings musst Du erstmal festlegen, wie das überhaupt funktionieren soll. Da gibt es keine Norm. Du kannst das natürlich

    FPGA, VHDL & Co. ·Micha · ·17 Antworten

  • Thread

    Kameraprogrammierung auf FPGA

    D.h. das was an Infos ich euch gegeben habe, damit kann man nichts anfangen, bzw ist limitiert?

    schrieb im Beitrag #4335785: > D.h. das was an Infos ich euch gegeben habe, damit kann man nichts > anfangen, bzw ist limitiert? Das "Datenblatt" vom Sensor oben ist ein Flyer und kein Datenblatt. Das richtige Datenblatt gibts nur vom Sensorhersteller gegen NDA - i.d.R. aber nur sofern Du da auch vorhast

    FPGA, VHDL & Co. ·A. H. · ·15 Antworten

  • Thread

    VHDL Prozess nur "anstupsen"

    von Leuten, die damit nicht umgehen können, > verteufelt ;-) Ich nehme gerne Variablen. Nur Anfänger fallen damit gern auf die Nase, weil sich diese Variable eben wie eine VHDL-Variable, und somit nicht wie von ihnen erwartet verhält... ?

    von Leuten, die damit nicht umgehen können, >> verteufelt ;-) > Ich nehme gerne Variablen. Nur Anfänger fallen damit gern auf die Nase, > weil sich diese Variable eben wie eine VHDL-Variable, und somit nicht > wie von ihnen erwartet verhält... ? Ach und weil man sich - bei suboptimaler Verwendung

    FPGA, VHDL & Co. ·Mark W. · ·15 Antworten

  • Thread

    FPGA oder Arduino?

    hallo! Ich bin Anfänger was Elektronik betrifft... Ich überlege zur Zeit, ob ich mich in Zukunft mit FPGAs oder doch lieber mit Mikrocontrollern wie Arduino beschäftigen soll, was ja leichter ist. Ich frage mich irgendwie

    einer Schaltung. Es läuft alles parallel und zeitgleich. Dementsprechend ist die Programmierung anfangs etwas gewöhnungsbedürftig. Ich fand auch die XILINX IDE am Anfang etwas umständlich. Ist sie aber nicht wirklich, eben nur etwas "anders". Man gewöhnt sich schnell dran. Mein Tipp: Fang mal mit

    FPGA, VHDL & Co. ·sven · ·5 Antworten

  • Thread

    Systementwicklung mit FPGA

    auch schon über einen DSP mit 500 MHz nachdenken. Ich würde erst gar nicht mit Floating-Point anfangen (wollen). Mach lieber fixed point und es wird alles viel einfacher. Grüße, Kest

    tip geben : versuch das ganze mit fixed point zu lösen. mit floating point sollte man (gerade als anfänger) nicht sein erstes projekt bestreiten. ich bin zwar auch ein neuling (beschäftige mich erst seit 1 1/2 jahren hobbymässig mit fpgas) aber floating point ist mir persönlich ne nummer zu hoch und

    FPGA, VHDL & Co. ·G. B. · ·21 Antworten

  • Thread

    Statemachine springt in falsche "states" warum?

    auch der Simulator sieht das so. Denn mit dem Code oben passiert genau das, was zu erwarten ist: anfangs "startup", nach 1 Sekunde "running". Das Problem liegt also nicht im geposteten Code. Mach doch mal einen "Dreizeiler", der in 1 Datei genau das beanstandete Verhalten zeigt. EDIT: > Wenn ich

    habe ich hier aus versehen einmal "startup" geschrieben als ich "debugstate" meinte und ganz am Anfang geht soll er natürlich nicht in "debug" gehen (gibt es ja nicht) sondern in "debugstate". Debugstate hieß in einer älteren Version noch "debug" bis ich die Pins "debug" hin zu gefügt habe und es

    FPGA, VHDL & Co. ·statemachine · ·27 Antworten

  • Thread

    Herangehensweise an fremdes, großes VHDL Projekt

    Vielleicht sind bis da auch einige der Namen (Signal & Entities) nicht mehr so kryptisch, wie sie am Anfang schienen (ausser sie wurden absichtlich nachträglich durch krypische ersetzt im Stile von "Security through Obscurity") Viel Erfolg

    ist immer noch, die Beine in die Hand zu nehmen und zu verduften! So ein Zeug überlässt man den Anfängern und schreibt eine sauber SPEC und baut der Kram selber

    FPGA, VHDL & Co. ·Andi · ·18 Antworten

  • Thread

    VHDL: Sinn der Sensitivity List

    Sensitivity List schreibe, funktioniert alles wie erwartet. Im Singlestep wird der Prozess am Anfang dreimal durchlaufen, bis alle Signale ihre endgültigen Werte erreicht haben. Das hängt aber sicherlich mit den Interna des Simulators zusammen.

    Sensitivity List schreibe, funktioniert > alles wie erwartet. > > Im Singlestep wird der Prozess am Anfang dreimal durchlaufen, bis alle > Signale ihre endgültigen Werte erreicht haben. Das hängt aber sicherlich > mit den Interna des Simulators zusammen.

    FPGA, VHDL & Co. ·Gummibärchen · ·20 Antworten

  • Thread

    ModelSim SE, Einschränkungen

    : Fang einmal mit der kostenlosen Version ab (kost' ja nix). Mit der kann man durchaus etwas anfangen. Wenn Du dann merkst, dass Du zu lange Simulationszeiten hast, dann kannst Du immer noch überlegen, ob PE oder Xilinx Edition. Dann hast Du auch ein Gefühl dafür, welche Simulationsgeschwindigkeit

    pro Jahr, wenn man Support und Updates haben will. Ob die Lizenz an sich abläuft, werd ich erst Anfang nächstes Jahr merken.

    FPGA, VHDL & Co. ·Juri Lechner · ·15 Antworten

  • Thread

    Microsemi - Simulation mit ModelSim

    einer Testbench, klappt es im Großen und Ganzen. Jedoch, will ich irgendwann am Zeitpunkt Null anfangen, mit dem "Restart" wird aber alles gelöscht: Clockdefinition, Reset-Flanke, Signale, alles ist wieder undefined. Da gibt es mehrere Häkchen zum Behalten der Information "Keep". Alle Häkchen sind auch

    VauHaDeEl schrieb im Beitrag #2888466: > Jedoch, will ich irgendwann am Zeitpunkt Null anfangen, mit dem "Restart" > wird aber alles gelöscht: > Clockdefinition, Reset-Flanke, Signale, alles ist wieder undefined. Wie sieht deine /Testbench/ aus? Das, was du da beschreibst, hört sich an,

    FPGA, VHDL & Co. ·VauHaDeEl · ·10 Antworten

  • Thread

    Ideen für ein Raspberry Pi FPGA Dev Board A.K. "Mister/DE-10 Nano für Arme"

    All-in-one"-System, wo man darauf alles nötige hat. Das ganze ist Primär ein Dev-Board, aber der soll wie anfangs erwähnt ein "Mister für Arme" sein, also es soll auch auf Retro-Gamer abzielen. Man könnte jetzt fragen, warum noch so ein System, aber die die Antwort ist im "Mister für Arme". Ein DE-10 Nano hat

    die Taktgeber, Flash, ... da kann man dann auch nicht prüfen ob die Pegel passen. Ist eben ein Anfang, aber da wird sich noch einmal Alles ändern.

    FPGA, VHDL & Co. ·R4pt0r · ·19 Antworten

  • Thread

    4R+4C+1FPGA = RADIO !

    recht, aber ich habe auch eine Lösung bekommen die zwar ähnlich ist aber doch etwas anders ist. Anfangs dachte ist das gleiche, dann dachte es funktioniert nicht, aber es tut es doch. Tristate wurde da auch verwendet aber ANDERS. XADC: zum Überraschung geht läuft der auch ohne extern eingestellte

    FPGA, VHDL & Co. ·Antti L. · ·50 Antworten

  • Thread

    Warum läuft die Simulation nicht?

    Signal zu benützen? Bei was? > Wäre Variable nicht bessere Alternative? Grundregel für Anfänger: Finger weg von Variablen. So ziemlich jede Nutzung von Variablen von Anfängern beruht auf falschen Annahmen bis zu totalem Unverständnis des Unterschieds Signal/Variable.

    FPGA, VHDL & Co. ·Student · ·15 Antworten

  • Thread

    2xVU35P auf SQRL Platinen

    Teil hat fast 2Millionen LEs... kann man da überhaupt mit der kostenlosen Version der Software was anfangen? Ich vermute, da benötigt man ne Lizens, oder?

    auch bezahlt nicht. > kann man da überhaupt > mit der kostenlosen Version der Software was anfangen? Ich vermute, da > benötigt man ne Lizens, oder? Siehe Anhang, die Enterprise Edition kostet mehr als 4k US$, gibbets aber auch als Eval. https://www.amd.com/de/products/software/adaptive-socs-and-fpgas

    FPGA, VHDL & Co. ·Martin · ·15 Antworten

  • Thread

    Drehzahlmessung mit Encoderscheibe

    @ Andreas: Beantworte doch mal bitte die folgenden Fragen: 1.) Du hast ganz am Anfang einen Block angehängt. Willst du diesen Block mit "Leben" füllen, oder hast du den bereits und willst die Informationen die dieser ausspuckt, weiterverarbeiten? 2.) Suchst du nach einer prinzipiellen

    doppelt gemoppelt ist... > signal clock_ctr : integer := 0; Bitte nicht mit solchen Schlampereien anfangen! Wozu brauchst du hier einen 32-Bit-Zahl? Schränke gleich zu Beginn den Zähler so ein, dass dir der Simulator auf die Finger klopfen kann, wenn der Zähler Amok läuft.

    FPGA, VHDL & Co. ·Andreas Müller · ·23 Antworten

  • Thread

    State Machine zwei oder ein Prozess

    #5497985: > In der 2-Prozess FSM kannst du leichter kombinatorischen Mist machen Wie z.B. die bei Anfängern überaus beliebte kombinatorische Schleife... ;-)

    . Mealy-Automaten haben m.M.n. einen zu Unrecht schlechten Ruf. Ja, sie bergen vor allem für Anfängern viele Fettnäpfchen (kombinatorische Schleifen, unerkannte asynchrone Eingangssignale, doppelte State-Schreibweise, schlechteres Timing, etc), sind aber mit ein wenig Übung und Verifikation handhabbar

    FPGA, VHDL & Co. ·markus · ·23 Antworten

  • Thread

    VHDL Maxplus2 Library Compile Error

    Hi! Bin aktuell Anfänger was VHDL, etc. anbetrifft. Leider Schmeißt mit Quartus einen Error folgendermaßen: "Node instance "u1" instantiates undefined entity a_74374". Habe versucht das Logikgatter 74374 aus der Maxplus2

    Hi! Vielen Dank für alle eure sinnvollen Antworten! Wie gesagt bin ziemlicher VHDL Anfänger. Mein Projekt ist es aktuell eine 30 Jahr Alte Schaltung, welche mit diskreten Logikgattern aufgebaut ist durch heutzutage Programmierbare Logik zu ersetzen (siehe Anhang). Grund: Bauraum, Kosten,

    FPGA, VHDL & Co. ·Maximilian K. · ·23 Antworten

  • Thread

    CLPD verstehen lernen.

    CLPD ja eine sehr gute Ergänzung zu einem 8Bit µC. Jedoch weiß ich nicht wo und womit ich da anfangen kann um irgendein ein kleines Projekt auf die Beine zu stellen. Das fängt bei der Beschaltung an und hört dann beim Brennen des Chips auf. Jemand ein paar gute Ansätze, schöne Vorschläge für

    in ner Kramkiste rumfliegen habe, wenn nicht kostet der mich gerade mal zwanzig Pfennig. Für den Anfang dürfte das erstmal reichen... viel mehr wird mich wahrscheinlich die Einarbeitung in Quartas kosten.. der erste Blick ist ja.. hmm... "erschlagend".

    FPGA, VHDL & Co. ·Rubelus · ·18 Antworten

  • Thread

    Softcore Atmega

    übrigen ein strikter Gegner von Softwarepatenten. Begründung: Die Computerindustrie hat von ihren Anfängen an ganz ohne Softwarepatente entwickelt und es wurden Milliarden Umsätze gemacht. Da das System auch ohne Softwarepatente super funktioniert und Patente ohnehin nur als Kampfmittel großer Konzerne

    übrigen ein strikter Gegner von Softwarepatenten. Begründung: > Die Computerindustrie hat von ihren Anfängen an ganz ohne > Softwarepatente entwickelt und es wurden Milliarden Umsätze gemacht. Da > das System auch ohne Softwarepatente super funktioniert und Patente > ohnehin nur als Kampfmittel großer

    FPGA, VHDL & Co. ·M. M. · ·16 Antworten

  • Thread

    vhdl: signalinitialisierung funktioniert nicht

    danke für die antworten. mal sehen was ich damit anfangen kann. Lothar Miller schrieb im Beitrag #2336768: > Du kannst in VHDL nicht einfach mathematische Operationen wie * und / > hinschreiben. Das MUSS in Hardware umgesetzt werden, und zwar JEDE

    macht sich /vorher/ Gedanken, wie eine Aufgabe effizient lösbar ist. Man beachtet (inbesondere als Anfänger) meine Postulate: [pre] Ein Design (insbesondere ein Anfängerdesign) hat genau 1 Takt, der immer auf dieselbe Flanke aktiv ist. Es gibt keinen (und schon gar keinen asynchronen) Reset. Externe

    FPGA, VHDL & Co. ·danny w. · ·22 Antworten

  • Thread

    VHDL-Code zu Schematic

    braucht es keine Grafik. Wenn es ein Grafik braucht, oder sie sinnvoll ist, stünde diese wohl am Anfang, oder? VHDL-Programmierer alles Hacker?

    aussehen sollte. > Wenn es ein Grafik braucht, oder sie sinnvoll ist, stünde diese wohl am > Anfang, oder? Ja, so eine "Schaltung" sollte mindestens im Kopf des VHDL-Entwicklers sein. Denn eigentlich denkt der sich eine Schaltung aus und verwendet dann die "Hardwarebeschreibungssprache" VHDL, um

    FPGA, VHDL & Co. ·Felix · ·22 Antworten

  • Thread

    FPGA - Erstes Projekt

    habe: Ich baue mir einfach selber was zum Lernen. Ich würde am liebsten mit FPGAs von Lattice anfangen, da scheint mir die Lizensierung fürs Hobby am einfachsten und sinnvollsten zu sein. Es gibt - bisher - zwei Dinge, an denen ich mich versuchen will (in dieser Reihenfolge): 1. Etwas Signalverarbeitung

    ECP5VersaDevelopmentKit.aspx kann das - von der Hardware. Ein Board in der Art selber bauen empfiehlt sich für den Anfang eher nicht, Gründe siehe 'oerks'. Da der ECP5 von yosys/nextpnr recht gut unterstützt wird, hat man auch den Aerger mit auslaufenden Lizenzen nicht. Gibt dazu 'legale' fertige Docker container,

    FPGA, VHDL & Co. ·Wühlhase · ·22 Antworten

  • Thread

    FPGA to ASIC?

    Design zu extrahieren. Und selbst wenn der Chiphersteller das macht, kann er damit erstmal nichts anfangen, weil eine Netzliste nur einen Haufen Gatter und FFs enthält, deren Funktion mal erstmal verstehen muss, bevor man das nutzbringend einsetzen kann. Ich sag ja nicht, dass das nicht geht. Aber wenn

    Das 'sharen' wird da einfach etwas relaxter gesehen. Vielleicht zahlt nicht jede Kleinfirma an Anfang ARM-Lizenzen, aber die sind nun sowieso mit RISC-V obsolet. Das Gros des Reverse-Engineering duerfte sein, einem Hersteller Patent- oder Lizenzverstoesse nachzuweisen, sonst lohnt das kaum noch.

    FPGA, VHDL & Co. ·FPGA · ·28 Antworten

  • Thread

    Zusammenhang Systemtakt und IO-Takt

    modele bauen. Mit 5x AD9288 (also 10 ADC mit je x pF) war das nciht mehr drin. Owon konnte (anfangs) mit SDS serie auf sehr günstige RuiFeng ADCs zugreifen - ohne dies gäbe es immer noch keine >1GSs Owon DSO. Jetzt wo die stückzahlen stimmen kaufen die auch ADC08Dxxx, die gibts mittlerweile palettenweise

    nebensächlich. Ich will ja kein Verkaufsprodukt erstellen, deshalb wäre es für mich völlig in Ordnung, anfangs nur das Labornetzteil mit zu misbrauchen und Display interessiert mich auch nicht. Eher die Kommunikation zum PC o.ä. also Speicher nach der Messung auslesen und übertragen - ist wohl die leichteste

    FPGA, VHDL & Co. ·Taktlos · ·37 Antworten

  • Thread

    Dual-BRAM-Benutzung bei Xilinx undurchsichtig

    Wie sieht die testbench aus? Reset am Anfang mindestens 100 ns?

    FIFO. Klar. Das war immer noch darauf bezogen: Klakx schrieb im Beitrag #5566005: > Reset am Anfang mindestens 100 ns? Hätte ich mit Zitat antworten sollen, richtig.

    FPGA, VHDL & Co. ·Bert · ·10 Antworten

  • Thread

    Formale Sprachen fuer Pipelining

    Die Ironie ist allerdings gerade, dass z.B. Fehlerakkumulation/Korrektur, damit IIR-Pole nicht anfangen zu wandern, die Pipeline eben verlängern kann. Diese Komplexität ist per klassische HDL nicht mehr wirklich fehlerfrei zu bewältigen, oder es endet in Write-Only-HDL. Jetzt kann man einfach einem

    Martin S. schrieb im Beitrag #8025493: > Fehlerakkumulation/Korrektur, damit IIR-Pole nicht anfangen zu wandern, Wieso wandern die Pole und wann? > die Pipeline eben verlängern kann. Wieso verlängert sich dadurch die pipeline? die pipeline verlängert sich doch nur bei geänderter Formel oder

    FPGA, VHDL & Co. ·Martin S. · ·18 Antworten

  • Thread

    Allgemeine Verständnisfragen PFGA/VHDL/RS232

    > und kann den UART benutzen? Da fehlt mir noch ein wenig das Verständnis. Da solltest du zum Anfang zuallererst mal vorn bei der LED und beim Lauflicht anfangen... http://www.lothar-miller.de/s9y/archives/80-Hello-World!.html http://www.lothar-miller.de/s9y/archives/61-Lauflicht.html Denn du

    Miller schrieb im Beitrag #3313428: > Felix O. schrieb im Beitrag #3313346: > Da solltest du zum Anfang zuallererst mal vorn bei der LED und beim > Lauflicht anfangen... > http://www.lothar-miller.de/s9y/archives/80-Hello-World!.html > http://www.lothar-miller.de/s9y/archives/61-Lauflicht.html >

    FPGA, VHDL & Co. ·Felix O. · ·8 Antworten

  • Thread

    VHDL,schieberegister probleme

    Hallo, als anfänger versuche ich ein Signal zu verschieben. Dazu habe ich als eingagangsclock 27 Mhz, diese habe ich mittels counter dann runtergeteilt habe. Folgender code library IEEE; use IEEE.STD_LOGIC_1164

    sehr schlechter Designstil. Ein ideales FPGA-Design hat genau 1 Takt (das gilt besonders für Anfänger). Und der Rest wird mit Clock-Enables gemacht. Siehe [[Taktung_FPGA/CPLD]] Was ist dein clk_2? Welche Frequenz hat der?

    FPGA, VHDL & Co. ·Mario · ·12 Antworten

  • Thread

    Xilinx Spartan Starter Kit: besser 3 oder 3E?

    Nimm das 3. Das hat ein normales RAm, ist für Anfänger einfacher zu lernen.

    @ Henk ten Bakker (Gast) >Nimm das 3. Das hat ein normales RAm, ist für Anfänger einfacher zu >lernen. Und dafür mehr Geld bezahlen? Hmmm. Dann lieber ein kleines SDRAM auf Lochraster fädeln und anschliessen. MFg Falk

    FPGA, VHDL & Co. ·Sebastian · ·9 Antworten

  • Thread

    'Hochohmig' in der Simulation

    scl_padoe_n = '0') else 'Z'; [/vhdl] Nun wird der Core am Eingang mit dem 'H' schlecht etwas anfangen können. Dort kann man mit dem Konstrukt etwas nachhelfen: [vhdl] scl_pad_i <= std_ulogic(to_bit(scl)); [/vhdl] Damit wird das 'H' heraus gefischt und eine '1' draus. https://www.cs.sfu.ca

    Zuweisung gehört nur in die Testbench für den Toplevel. Die Synthese kann typischerweise damit nix anfangen. Sowas wie 'H' könnte man ansich als Pullup interpretieren, aber die Tools wollen es lieber sauber, und erwarten die korrekten I/O-Constraints in einer separaten Datei (hier wohl eine .ucf). Da Aber

    FPGA, VHDL & Co. ·Burkhard K. · ·21 Antworten

  • Thread

    [S] FPGA Empfehlung für Audioprojekt

    USB-Analog-Interface zu bauen. Dann kommt der Routing FPGA. Damit kann man zwar noch nicht viel anfangen, wenn es nur Analog- und USB-Schnittstellen gibt, aber Loopbacktests und Signalduplizierung soll möglich sein. Dann kommt der schwierige Teil AudioOverEthernet. Ich werde vermutlich ein eigenes

    Alternativ einen dsPIC33, die gibts mit USB und Codec-Interface. Am schönsten wäre natürlich für den Anfang eine fertige Lösung, wie der TUSB3200a, nur eben für 8 Kanäle in eine Richtung.

    FPGA, VHDL & Co. ·Peter Diener · ·26 Antworten

  • Thread

    Problem beim Hochzählen

    Simulationsgewschwindigkeit ist in den allermeisten Design nicht relevant und sollte für VHDL-Anfänger *kein* Grund sein, Variablen zu verwenden. (Wenn das Argument bei heutigen Simulatoren überhaupt noch stimmt.) > Auch stehen bei dieser Variante Deklaration und > verwendung nah beeinander, man

    > dann sind variables genau richtig. Ich kann Variablen *erst* empfehlen, wenn der geneigte Anfänger genau den Unterschied zu Signalen verstanden hat. Und damit meine ich nicht den Unterschied zwischen <= und := :-) Duke

    FPGA, VHDL & Co. ·Kodi · ·26 Antworten

  • Thread

    Ideen für FPGA-Projekte?

    ja nun schon geändert. Von dem her ist es umso interessanter, dass nun einige Hersteller damit anfangen. Einige rühmen sich sogar, die jeweils ersten gewesen zu sein, die FPGAs eingesetzt haben wollen, aber bei genauerer Betrachtung sind das genau die, die es in den letzten 10 Jahren verpennt haben,

    FPGA, VHDL & Co. ·Marius S. · ·191 Antworten

  • Thread

    FPGA Einstiegshilfe für alte Altera Flex 8000 insbes. EPF8820A gesucht

    so hoch werden, gehe ich auch davon aus, dass es ohne große Tricks halbwegs funktioniert. Ich war anfangs halt etwas von der Vielzahl an Programmiermöglichkeiten überfragt. Gerne würde ich ja eine Möglichkeit vorsehen, wenn der FPGA über JTAG das macht, was er soll, die Programmierung auf der Platine

    und das ist der große Vorteil des 'Umwegs' über das Mini Board, Du hast damit erst mal eine von Anfang an laufende Lösung, welche den sonst möglichen und wahrscheinlichen Kampf an mehreren Fronten vermeidet. Unter http://www.pyroelectro.com/category/fpga/ gibt es noch weitere Einführungen

    FPGA, VHDL & Co. ·Frederik S. · ·11 Antworten

  • Thread

    Takt generieren

    den benötigten Takt bauen ? Sorry, bestimmt ist die Vorstellung komplett falsch, aber ich bin Anfänger ;-) HILFE....(Danke)

    clk_halb <= not clk_halb; end if; das wäre der takteiler. ein einfacher t-flipflop bin auch anfänger. hab aber schon einiges programmiert. momentan experementiere ich mit diesem modelsim herum um meine funkuhr zu testen. mfg

    FPGA, VHDL & Co. ·FPGA-Neuling · ·11 Antworten

  • Thread

    Datenverarbeitung

    übertragen. Oder du schreibst die Daten in ein FIFO, von dem aus du schon während der Messung anfangen kannst, zu übertragen (Ethernet wäre z.B nicht schlecht)

    >Oder du schreibst die Daten in ein FIFO, von dem aus du schon während >der Messung anfangen kannst, zu übertragen (Ethernet wäre z.B nicht >schlecht) Ein FIFO der dann ca. 18 GB groß sein müsste. Realistische Einschätzung: Als Schulprojekt nicht zu realisieren. Wer kommt auf solche absurden

    FPGA, VHDL & Co. ·pfu · ·15 Antworten

  • Thread

    MAX10 IO Standards

    man da LVDS25 statt LVCMOS25 einstellt, dann sieht man > am Ausgang andere Pegel. Der TO ist Anfänger und kämpft schon mit den Standard-IOs. Da brauchst Du ihn nicht noch weiter mit Differentiellen-IOs zu verwirren. Die hierbei unterschiedlichen Pegel (im Vergleich zur Bankspannung) ergeben sich

    Pat A. schrieb im Beitrag #7729131: > Der TO ist Anfänger und kämpft schon mit den Standard-IOs. Da brauchst > Du ihn nicht noch weiter mit Differentiellen-IOs zu verwirren. Das hat mir vor Jahren auch zu denken gegeben, dass mitgelieferte Beispielprojekte

    FPGA, VHDL & Co. ·Max M. · ·20 Antworten

  • Thread

    Vivado und Matlab

    Als Threadstarter lese ich eure Beträge mit großem Interesse. Noch bin ich ein Anfänger im DSP-Bereich und habe noch keine Erfahrung mit dem Selbstbau von SDR-Empfängern - aber sehr großes Interesse. Welche Tools würdet ihr für den Anfang empfehlen? (DSP, einfachen SDR bauen)

    FPGA, VHDL & Co. ·Egon · ·20 Antworten

  • Thread

    Lattice ECP3: IO Read Begrenzung

    ich auch verstanden! Wo was getan werden soll ist meine Frage. Also ich weiße nicht wo ich damit anfangen soll.

    verstanden! > Wo was getan werden soll ist meine Frage. Also ich weiße nicht wo ich > damit anfangen soll. Chapter 2.2.9 in der PCIe Spec 2.1 lesen und verstehen. Dannach verstehen was in der wb_tlc_cpld.v genau gemacht wird. Wenn das klar ist, versuchen die FSM in der wb_tlc_cpld.v zu ergänzen

    FPGA, VHDL & Co. ·Keller Thomas · ·60 Antworten

  • Thread

    wie Flankenerkennung bei gemultiplextem Takt?

    Anfänger schrieb: > Hm, habe mal das Handbuch des Spartan durchwühlt. Da wird zwar öfters > von BUFGMUX geschrieben, aber ich fand keinen Hinweis, was ich beim > Codieren beachten muss, damit ein solcher

    Aber nochmals, vom Umschalten zwischen beliebig vielen Takten kann nur abgeraten werden. Als Anfänger und womöglich Softwerker denkt man am Anfang zu kompliziert. Einen gewisse Flexibilität der geschriebenen Module mittels Generics ist schon gut, aber letztendlich muß es zur verfügbaren Hardware passen

    FPGA, VHDL & Co. ·Anfänger · ·7 Antworten

  • Thread

    Xilinx Spartan 3 Displayansteuerung

    ein paar "Grundübungen" solltest du schon machen! (Ich würde eine Woche mit einfachen Übungen anfangen. Taste Dich langsam an das Problem ran...) Ich habe leider kein Eval-Board mit Display, aber wenn du wirklich das 3AN hast, dann sind hier im Forum eine ganze Menge User mit diesem Board:) Sollst

    absoluter Industriestandard. Dafür gibt es Informationen in Hülle und Fülle. eine wurde dir gleich am Anfang gezeigt. Eine andere findest du dort: http://www.mikrocontroller.net/articles/AVR-Tutorial:_LCD Und jetzt habe ich mich noch nicht mal aus diesem Website wegbewegt... Verstehst du, was ich meine

    FPGA, VHDL & Co. ·AKG · ·14 Antworten

  • Thread

    Grundlegende Frage SystemVerilog

    komisch, dass die > Entwicklungsumgebung so alt aussieht [..] wieso, es hat doch sogar seit Anfang den Dark-Mode ;) Die Hauptfrage wäre noch synthetisierbares SystemVerilog oder nur für Testbench? Letzteres stimme ich dir zu. Bei ersteren sieht die Sache ganz anders aus. Es stimmt schon, dass

    Dann solltest du aber nicht gleich mit einem Hashalgorithmus anfangen. Kann man mit Quartus SV simulieren? Dann mach damit ein paar erste Gehversuche.

    FPGA, VHDL & Co. ·Bliad B. · ·14 Antworten

  • Thread

    Displayport am Artix

    man auf einem Artix-7 die Transceiver > nutzt". Gut möglich. Die GTP am Artix haben doch von Anfang an diesen komischen Reset Silicon Bug, der dann mit einer riesigen State Machine am DRP behoben wird. Ganz am Anfang musste man die selbst dran fummeln, inzwischen wird die beim Core mit generiert.

    FPGA, VHDL & Co. ·Michael W. · ·24 Antworten

  • Thread

    Umstieg auf Vivado oder lieber Lattice?

    hätte ich mir schon lange mal die > Töchter der anderen Mütter angeschaut... Ich bin nicht von Anfang an dabei gewesen und die, die es zu entscheiden hatten, haben über die Jahre alle gewechselt. Problem: Der Schritt zu einem anderen Hersteller wird mit steigender Zahl der Designs immer grösser. Also

    AFAIK kann man nur keine neuen Projekte mehr anfangen. ISt mir aber noch nicht passiert, im Gegenteil, meine letzten Diamond-Lizenzen sind beim Kauf von IP Cores einfach so mitverlängert worden ;-) , waum auch immer... Gruß

    FPGA, VHDL & Co. ·Weltbester FPGA Pongo · ·29 Antworten

  • Thread

    PWM Signal von uC überprüfen und weitergeben

    Wie gesagt, für den Anfang würde die rein kombinatorische Mimik reichen (klar dass da ein FPGA Overkill ist), im weiteren Verlauf soll dann noch die Überprüfung der PWM´s hinzukommen. Naja die Frequenz der PWM´s soll schon

    sieht laut Code so aus, als würde er tatsächlich einen rücklesbaren Ausgang brauchen (was einen Anfänger schon mal zu einem inout führen kann).

    FPGA, VHDL & Co. ·Flepple · ·23 Antworten

  • Thread

    Inkrementaldrehgeber

    Zustandsdiagramm und schreib dazu: "Wird als Moore Automat realisiert". Wenn nein, dann weißt du wo du anfangen solltest...

    Vielleicht mal das nächste Semester nochmal versuchen und sogar schon mal in den Semesterferien anfangen. Übrigens sind Chinesen und Inder motivierter und verlangen weniger Geld...

    FPGA, VHDL & Co. ·Hermann Scholz · ·14 Antworten

  • Thread

    VHDL Unterschied zw Software und Hardware

    >Dies ist ein beliebter "Anfängerfehler", Es ist auch ein beliebter Fehler "Anfänger", dahingehend zu beraten, daß man zusehen soll, nur einen clock zu nutzen. Was machst Du, wenn Du 4 Stück im Design zu verarbeiten hast ? Nix bauen?

    @Henk : Anfänger haben keine 4 Clocks im Design.

    FPGA, VHDL & Co. ·Logi · ·6 Antworten

  • Thread

    XST, Synthese dauert ewigkeiten

    Vorgang extrem ausgebremst wird (Die HDD-Lampe war aber kaum an) Wäre echt toll, wenn ihr mir als Anfänger mit ein paar Praxiserfahrungen aushelfen könntet. :-) Viele Grüße, Markus

    unbrauchbar (Ausnahmen bestätigen die Regel-aber nicht bei Anfängern). Gruß, Thomas

    FPGA, VHDL & Co. ·Markus · ·7 Antworten

  • Thread

    Überlauf / Unterlauf - VHDL

    ist. @Tobias - arghh - ich meine natürlich Mark :-))) Ich hoffe, Du kannst trotzdem was damit anfangen!

    hier muss man mit Binärzahlen und Zahlenformaten einigermaßen sattelfest sein. Sicher ist es für Anfänger leichter, die Rechnung + Vergleiche schrittweise zu machen.

    FPGA, VHDL & Co. ·Mark · ·15 Antworten