Suchergebnisse für "anfänger"

Internen Oszillator aktivieren

anschließend soll der interne oszillator noch aktiviert werden. allerdings ist das jetzt für einen Anfänger sehr schlecht beschrieben wo genau die Codezeilen hin gehören. oben oder Unten. auf jedenfall bekomme ich keine synthese hin. vielleicht könnte mir ja jemand sagen ob ich das so richtig eingefügt

jetzt funktioniert. jetzt müsst ihr mir meine nächste Frage verzeihen, aber ich bin blutiger Anfänger. könnte mir vielleicht jemand zeigen wie man jetzt den Takt von dem internen Oszillator für ein D flip flop verwenden kann, also wie man das schreibt im CODE das das DFF funktioniert. denn normalerweise

FPGA, VHDL & Co. ·Michael H. ·16.04.2021 10:28 ·25 Antworten

Beschreibungsformen VHDL

in einen Kontext der Elektronik setzen muss. Mit reinem VHDL kann man auch nicht allzuviel anfangen. Das kann sich jeder aneignen und wenn ich mich umsehe, ist das auch der Fall.

mehr, als jemand, der nur VHDL kann > und in Software denkt Da war dann noch der Trend aus dem Anfang dieses Jahrtausends, wo mit SystemC die nach dem Platzen der Internetblase frei gewordenen Programmierer günstig in die Hardwareecke übernommen werden sollten...

FPGA, VHDL & Co. ·T. F. ·05.07.2012 00:48 ·22 Antworten

Frage(n) zur Schnittstelle Picoblaze

Anfänger schrieb: >> Das Konzept mit dem Read Strobe irgendwo Daten Abzuholen ist verkehrt. > > Du bist mir vielleicht ein lustiger Vogel. Was gibt es denn für > Alternativen? Immer schön freundlich

Anfänger schrieb: > Nachfrage - empfand ich den Satz als ganz schön arrogant. Dan solltest du lockerer werden... das Leben ist nur so schwer wie man es nimmt, und nicht jeder hat Lust seine Forenbeiträge

FPGA, VHDL & Co. ·Anfänger ·15.09.2009 17:01 ·12 Antworten

Virtual Capacitor

zuvor gekommen. Hast du sehr schön geschrieben, danke, erklärt genau was ich meine. 1) hatte ich von Anfang an ausgeschlossen, so würde ich eine Induktivität simulieren. Handy Akku 2% => tschüss

FPGA, VHDL & Co. ·Sprudelstrudel ·20.04.2020 14:10 ·93 Antworten

Beginner FPGA Board ALINX AX309

quasi die Königklasse. Damit kann man echt viel machen. Ist aber eher was für echte Experten. Als Anfänger würd ich (erstmal) kleinere Brötchen backen.

funktioniert natürlich genauso unter VHDL. Insgesamt ist der Mojo ein tolles Instrument für Anfänger

FPGA, VHDL & Co. ·Thomas W. ·28.02.2019 20:33 ·12 Antworten

Anfängerproblem: Prozess einmal ablaufen lassen

Hi, mit VHDL bin ich totaler Anfänger, bitte seid also gnädig mit mir! Ich versuche Folgendes auf einem CoolRunner XCR3128 zu implementieren: Bei '1'->'0' von "nwrite" soll eine Zahl von den Eingängen "value" gelesen werden. "value

Änderungen dann hier wieder vorstellen. Ja, ich verwende Xilinx (Webpack 6.3). Die Menge an Infos sind da anfangs etwas überwältigend. Habe heute ModelSim installiert und zum ersten Mal benutzt. Viele Grüße Fred

FPGA, VHDL & Co. ·Fred S. ·23.02.2008 16:17 ·12 Antworten

Suche FPGA Entwicklungsboard - mit bestimmten Eigenschaften

. Dürfte zumindest mehr als genug an Ausstattung haben; vielleicht schon fast zu viel für den Anfang. Gruß MSK

überlegt habe, frage ich hier im Forum. @MSK: In der tat, das ist wirklich ehr zu viel für den Anfang. Sowas wie das Spartan 3E Board wäre mir schon lieber. Aber ich werde mal nachhören.

FPGA, VHDL & Co. ·Christian H. ·05.11.2008 11:06 ·12 Antworten

2 Noob-Fragen zu CPLD

http://www.mikrocontroller.net/topic/195365#1914060 Naja, einige graue Haare kann das einen Anfänger evtl. schon kosten... ;-) > 2. Wovon sollte man die Anzahl der benötigten Makrozellen abhängig > machen, mir fehlt da jegliche Relation. Bei CPLDs gilt: 1 Makrozelle = mächtige Logik + 1FF.

Problemlos... > Beitrag "Re: EA DOG-M initialisieren" > Naja, einige graue Haare kann das einen Anfänger evtl. schon kosten... > ;-) nochmal Danke, der Tip ist Gold wert, der Quelltext allein beantwortet schon ne Menge Fragen, die sicher gekommen wären... Gruß, André

FPGA, VHDL & Co. ·André G. ·26.01.2011 14:06 ·16 Antworten

If Anweisung - Sram Problem

immer springt der CPLD zuerst in den "Else"-Teil (Sichtbar anhand der LEDs). Ich bin mit meinem Anfänger- VHDL am Ende. Es wäre super, wenn ihr mir nochmal helfen könntet. Der komplette Code habe ich mit angehängt. Gruss Alex

Welchen Wert hat we_oe_change am Anfang? Poste wirklich mal mehr Quellcode. So sind die Zusammenhänge nicht erkennbar.

FPGA, VHDL & Co. ·Alex F. ·27.03.2008 17:23 ·14 Antworten

Simulations-Modus im ModelSim erkennen

HDL-Befehle beschreiben nur die Syntax aber sagen mir nicht was man mit dieser Technik grundsätzlich anfangen kann. > ... wenn da eh jeweils andere source-files dafür kompiliert werden ... Die Auswahl der Source-Files kann ich aber nicht beeinflussen. Die Netzliste bzw. die Layout-Daten sind generiert

Design ein Signal oder auch mehrere, die die Modi unterscheiden und in einem do-script werden am Anfang der Simulation mit force die Signale gesetzt. SignalSpy wär ein Blödsinn, vergiss das.

FPGA, VHDL & Co. ·Erik ·07.08.2008 10:19 ·14 Antworten

Lattice - Clock definieren

erfolgreich durchgezogen? Falls nein wuerde ich vll. erstmal mit einer Schritt fuer Schritt Anleitung anfangen und die gute alte "Hello World" LED zum blinken bringen.

durchgezogen? Falls > nein wuerde ich vll. erstmal mit einer Schritt fuer Schritt Anleitung > anfangen und die gute alte "Hello World" LED zum blinken bringen. Ja, hab bereits ein paar LEDs blinken lassen. Das hat funktioniert. Ich habe früher auch einige Projekte mit Quartus durchgeführt. Mir ist

FPGA, VHDL & Co. ·Holger K. ·02.12.2019 16:10 ·14 Antworten

Linux als embedded System auf einem FPGA

www.mikrocontroller.net/articles/FPGA_Soft_Core Allerdings würde ich Dir nicht zu einem solchen Core und Linux am Anfang raten. Beschäftige Dich erstmal mit grundlegenderen Sachen. Dann wähle Dir einen Core und bastel Dir ein System.

deren Bedeutung nicht einheitlich festgelegt ist. Für Andreas, der nach eigener Aussage ein Anfänger ist, bringt so eine Diskussion doch nix. Da ist viel wichtiger: --- Softcore laden = Logikressourcen werden nach CPU-Muster verschaltet = CPU ist da Softcore nicht laden = Logikressourcen

FPGA, VHDL & Co. ·Andreas S. ·06.09.2008 20:59 ·13 Antworten

Firmwaredowaload via USB

Modul ja auch kaufen und auf meiner Platine drauflöten, jedoch kann ich mit dem micros USB nichts anfangen. Ich benötige eine Platinenversion, wo das D+ und D- Signal auch auf der Unterseite der Platine ist. Ich weis nicht warum Xilin dies so kompliziert macht. Immerhin wird der Digilent Treiber schon

FPGA, VHDL & Co. ·Sebastian ·08.10.2012 00:22 ·47 Antworten

Aufwand PCI express mit Virtex 5?

Hi, ich hab so ein Design Anfang 09 aufs Auge gedrückt bekommen und bin des öfteren dran verzweifelt. Treiber/Beispiele gabs zum damaligen Zeitpunkt von Xilinx so gut wie garkeine. Das Interface zum PCIe Core im FPGA entspricht dem

FPGA, VHDL & Co. ·Christian R. ·12.03.2010 14:02 ·47 Antworten

verkürzte Schreibweise einer bedingten Zuweisung führt zu Fehler?

es sind nicht gleich, fur VHDL fur ganz anfanger: when - benutzt du fur SELECT in kombinatorik, ausserhalb eines processes a = b ? c : d; // wenns C ware ? => when if - benutzt du in einer process um F/F's zu erzeugen das ist das ultimative

aber heute leider nicht mehr nachvollziehbaren Grund. Es ist einfach so. Und Generationen von VHDL-Anfängern sind (wie du) an dieser Schwelle gestolpert ;-)

FPGA, VHDL & Co. ·Anfänger ·24.08.2009 11:18 ·12 Antworten

Refactory für VHDL

automatisch verändern zu können, egal ob Funktionsname, Variable o.ä. Gibts sowas auch für VHDL? Ich bin Anfänger auf dem Gebiet und bemerke oft erst später dass ich was anders strukturieren muß/will bzw. einfach einen Namen ungünstig gewählt habe. Noch was anderes: Ich hab nach einigen Jahren Pause mein FPGA

genau dem an nach was ich gefragt habe. Klingt nur auch ein wenig nach gefrickel. Ich bin VHDL Anfänger, da bleibe ich für das bisschen coden lieber erstmal bei der Orginal-IDE. Das mit dem Refactory war gestern auch nur eine spontane Idee weil ichs von Java/Eclips kannte. Bin gerade dabei eine Entity

FPGA, VHDL & Co. ·Randy ·30.10.2010 20:13 ·12 Antworten

Lookuptable in Quartus

Hallo, Da ich gerade anfange mich mit VHDL zu beschäftigen probiere ich gerade viel mit dem Xilinx-Webpack und Altera Quartus herum. Dabei ist mir neben vielen anderen Eigenheiten aufgefallen das Quartus offensichtlich deutlich

der ganzen Sache ist ja weniger wie ein Muxer dann im FPGA realisiert ist. Ich hätte (als VHDL-Anfänger) halt erwartet das die Software eine Lookuptable irgenwie cleverer hinbekommt als in Form von 16 verketteten Multiplexern, wo dann jeweils der ausgewählte Wert in die Kette 'eingespeist' wird.

FPGA, VHDL & Co. ·Jens ·10.10.2007 18:56 ·12 Antworten

Spartan 3E: USB Fehler - no cable connection

ich hänge seit Stunden fest und würde mich riesig über Eure Unterstützung freuen: Ich bin FPGA-Anfänger und versuche verzweifelt ein Beispielfile mit der Software ISE IMPAC per USB auf mein Spartan 3E Starter Kit Board zu pusten. Meine Gerätekonstellation: - Windows 7 x64 - ISE WebPack 14.6

dass auf dem Board eine derart alte Version der Firmware ist, dass die neueren Treiber nix damit anfangen können (danke Xilinx!). Zum glück habe ich neben Win7/64 noch XP auf meinem Rechner. Darauf habe ich mir die Version 8.2 installiert(Nach Webpack suchen). Der Triber hat das Board dann erkannt und

FPGA, VHDL & Co. ·Andreas S. ·17.08.2013 22:53 ·35 Antworten

Effizienz von MATLAB und HLS bei VHDL

wenn's Richtung Produkt geht, wird's nochmal von einem/r, der/die die Materie wirklich versteht, von Anfang an neu designt, weil das FPGA sonst zu heiss/teuer/gross wird. -gb- schrieb im Beitrag #7236659: > Formuliere deine Lösung als C und lasse die mit HLS bauen, dann kannst > du was vergleichen.

Richtung Produkt geht, wird's nochmal von > einem/r, der/die die Materie wirklich versteht, von Anfang an neu > designt, weil das FPGA sonst zu heiss/teuer/gross wird. und wer macht es? Die Schweizer :-)

FPGA, VHDL & Co. ·J. S. ·29.09.2025 18:09 ·35 Antworten

Counter in 2 Process

geben 1. Programmtags für Sourcecode verwenden ;-) 2. Für die allermeisten Fälle und für Anfänger insbesondere gilt: Ein Signal wird nur von einem Prozess getrieben! Eine Lösungsmöglichkeit ist, dass (mindestens) ein Prozess ein Signal setzt, wenn der Counter inkrementiert werden soll und der

Lauflicht.html Später als Fortgeschrittener kannst du dann wenn nötig mit mehreren Taktdomänen anfangen, wenn du welche brauchst. Und bis dahin merkst du: das ist eigentlich gar nicht so oft der Fall.

FPGA, VHDL & Co. ·Max S. ·05.09.2023 15:00 ·8 Antworten

Xilinx oder Altera?

irgendwelche externen Bausteine anzuschließen. Natürlich kann man problemlos mit den "alten" Spartan 3 anfangen, dafür gibt es zigtausend Beispiele im Netz. Und wenn der nicht mehr reicht, dann wird das EVAL-Board ohne signifikanten Wertverlust weiterverkauft... Ich würde Anfängern heute auch die MachXO(

> Ich würde Anfängern heute auch die MachXO(2) vorschlagen, das ist nicht > zuviel drin, als dass man sich arg verstolpern könnte. Und das Silizium > scheint hinreichend stabil. Ganz meiner Meinung - das sind nette

FPGA, VHDL & Co. ·guest ·24.07.2013 03:01 ·7 Antworten

Anfaengerskript

FPGA-programmierung ein und fand diese Skript, was wie ich finde, sehr gut aufgebaut ist und fuer Anfaenger sehr verstaendlich. Am Anfang geht es auf die Hardware, Softwareumgebung ein. Es benutzt Altera FPGA's und Verilog, was genau auf mich zutrifft. Wollte ich anderen Abfaengern nicht vorenthalten

schreibzugang hat, und viele von diesen das mit Schreibverpflichtung verwechseln. >Auch wenn man als Anfaenger diesen Satz bei Wikipedia liest verwirrt das >etwas. Das ist das Problem, als Anfänger erkennt man Schwachsinn nicht sofort. Und allgemein zu all diesen halbgaren Skripten und deren Entstehungsgeschichte

FPGA, VHDL & Co. ·Mark W. ·23.05.2011 14:32 ·4 Antworten

Erfahrungen mit Spartan-6 FPGA LX9 MicroBoard und PMOD

ich selbst habe in der letzten Zeit sehr viel damit gearbeitet und ich finde das Board für den Anfang klasse. Man hat alles auf engstem Raum beisammen. Ob es UART oder ein Programmierer ist. Ich muss BorisM aber widersprechen, ich selbst arbeite auch unter Linux mit der ISE 13.2 und hatte keinerlei

mal angefangen das Creating_Embedded_System mir durchzulesen und mitzumachen, Leider stoße ich am Anfang gleich auf ein Problem: Man kann im Tutorial gleich das LX9 als Evaluation Board auswählen, leider gibt es dies bei mir nicht, habe am Anfang des PDF's gelesen das "Installation of the Spartan

FPGA, VHDL & Co. ·Gerhard G. ·06.02.2012 00:30 ·7 Antworten

FPGA für HDMI input + Ethernet output

SERDES nicht schnell genug. Aber in der XAPP ist das nicht zu finden, im Gegenteil in der Tabelle am Anfang steht ja 742MBit/s für Full HD, also reichen die 1080MBit/s vom ISERDES. Eine spannende Frage ist allerdings die Sache mit HDCP...

nicht schnell genug. Aber in der XAPP ist das > nicht zu finden, im Gegenteil in der Tabelle am Anfang steht ja > 742MBit/s für Full HD, also reichen die 1080MBit/s vom ISERDES. > > Eine spannende Frage ist allerdings die Sache mit HDCP... in der XP 495 steht eine Tabelle, die aufschlüsselt,

FPGA, VHDL & Co. ·Tommy ·27.01.2014 14:33 ·15 Antworten

Microblaze Interrupt-Overrun

dass dieser weiß, dass die anliegenden Interrupt behandelt wurden. Erfolgt diese Quittierung am Anfang der Interrupt Routine, dann ist der IRQ-Controller wieder bereit für den nächsten Interrupt und würde den Int-Pin des MB wieder auf aktiv legen, sobald ein IR kommt. Der MB reagiert normalerweise

wenig Erfahrung und wollte wissen, was so einen Aufhänger prinzipiell verursachen kann und wo man anfangen könnte zu suchen. Das mit dem Overrun war nur eine erste Idee, weil das Problem eben offenbar dann auftritt, wenn die ISR-Zeit länger wird als die Trigger-Zykluszeit.

FPGA, VHDL & Co. ·Philip K. ·18.03.2014 11:12 ·17 Antworten

Kleiner UART / Problem

damit der Pegel auch in der Mitte der Bits abgefragt wird. Ansonsten fragst Du die Bits immer am Anfang ab und das kann schon mal Fehler geben. Gruß Jörg

@lothar erstmal danke für das snippet. muß wohl eben anmerken das der code den ich zu anfang gepostet habe schon nicht mehr aktuell ist. >if rx_in_z3 = '0' then > if count = X"F" then > state <= X"1"; > end if; >else war nur der erste schuß. ich habe recht

FPGA, VHDL & Co. ·TheMason ·01.03.2007 09:39 ·24 Antworten

vhdl-richtlinien f. synthese?

kein Reset nötig ist, dann weglassen" ist aber definitiv richtig. ;-) Und wie gesagt: gerade Anfänger denken eben nicht darüber nach, sondern "plappern" einfach das nach, was im Lehrbuch (des Professors) steht. Und das ist meist der Technologiestand von vor 10 Jahren...

den Stil jedenfalls grässlich und nur schwer lesbar. Zudem führt die 2-Prozess-Schreibweise bei Anfängern ganz gern zur kombinatorischen Schleife: http://www.mikrocontroller.net/search?query=kombinatorische+Schleife&forums[]=9&max_age=-&sort_by_date=1 http://www.lothar-miller.de/s9y/archives/42-Kombinatorische-Schleifen.html

FPGA, VHDL & Co. ·Some User ·14.11.2010 20:33 ·19 Antworten

XC3SPROG Version 733 funktioniert nicht

schon problemlos mit dem Bit-File direkt in den > Platform Flash. Es ging ja auch schon am Anfang, nur war es recht langsam. Und ich denke, der SVF Player wäre nochmals langsamer gewesen, da hätte Sebastian wohl auch genölt. Sebastian schrieb im Beitrag #3082843: > Ich dachte Open Source Projekte

FPGA, VHDL & Co. ·Sebastian ·13.03.2013 18:46 ·40 Antworten

process innerhalb eines prozesses starten

anderes zu haben als *nur* den clk. Wenn du deinen Prozess so umgebaut hast, kannst du überlegen anfangen, wie du einen anderen Prozess anstoßen und auf sein Ergebnis warten kannst.

aber keinen Prozess ... Erklär die Unterschiede, wann man was nimmt und was nicht mal einem Anfänger ...

FPGA, VHDL & Co. ·marco meier ·22.04.2012 12:15 ·13 Antworten

Xilinx FPGA

nur, oder ist das angebotene Board von Digilent das "Orginal", welches Xilnix anbietet? Für den anfang würde das Ding schon reichen, aber wenn ich für ein paar Euros mehr soetwas bekomme: http://www.nuhorizons.com/products/xilinx/spartan3/development-board.html ...dann will ich nicht unbedingt an

FPGA, VHDL & Co. ·Andreas Auer ·09.03.2005 12:20 ·43 Antworten

Phased Array Radar selbst bauen?

was willst Du als Empfangssignal nehmen? Ich glaube, Du solltest erstmal mit 2 Ultraschallsendern anfangen...

FPGA, VHDL & Co. ·GS ·14.09.2014 10:33 ·46 Antworten

Anfängerfragen vor dem Einstieg

das die komplette ToolChain (Software) von Altera homogener, anwenderfreundlicher und damit für Anfänger leichter einzuarbeiten, ist. Bei der Auswahl deines Boards ist es wichtig was du später machen möchtest. Viele wollen anfangen mit einem FPGA Board das VGA,PS/2,SD Card usw. Onboard haben. Man

FPGA, VHDL & Co. ·Sebastian ·21.09.2011 00:10 ·12 Antworten

Vergessliche Altera EPCSxx - Erfahrungen?

in Betrieb war, oder ob es erst kürzlich in Betrieb genommen wurde. Also, ob das Flash schon von Anfang an vergesslich war, oder jetzt erst wurde. Immerhin hat es ja jetzt schon innerhalb von 3 Monaten seine neue Programmierung vergessen. Zumindest nach ein paar Stunden aber noch nicht - ich werde noch

konnten und man daher selber welche gebaut hat. So in etwa könnte ich mir das auch vorstellen. Am Anfang war ja auch noch nicht klar welches Protokoll sich da durchsetzen wird. Da gab es ja SQI, QPI etc. Da wollten die FPGA-Hersteller wohl lieber auf Nummer sicher gehen und den Kunden ein Produkt mit

FPGA, VHDL & Co. ·Der Zahn der Zeit (🦷⏳) ·17.12.2020 21:25 ·12 Antworten

VHDL Zähler vor- und rückwärts

werden. Der Zähler soll im Sekunden- bzw. Halbsekundentakt zählen. Bevor ich mit der Programmierung anfange, brauche ich doch erstmal einen Schaltungsentwurf, wie ich mir das vorstelle, eventuell mit Gattern, FlipFlops? Hoffe ihr könnt mir einige Anregungen mitgeben.

Sophie G. schrieb im Beitrag #4971744: > Bevor ich mit der Programmierung anfangen Was bedeutet das D in VHDL? > brauche ich doch erstmal einen > Schaltungsentwurf, wie ich mir das vorstelle, eventuell mit Gattern, > FlipFlops? Ja, damit wird das aufgebaut. Ein Tipp

FPGA, VHDL & Co. ·Sophie G. ·11.04.2017 23:50 ·7 Antworten

Package (Quartus II)

ich aber nicht, empfehlenswert ist das aber in keinem Fall. Aber warum so kompliziert für den Anfang? Schreib eine normale Entity mit einem Prozess. Klaus

VHDL noch nicht verstanden, Du solltest wirklich bei den Grundlagen von VHDL und VHDL-Synthese anfangen.

FPGA, VHDL & Co. ·Flo ·06.10.2008 15:57 ·11 Antworten

Buch über VHDL Sprache

ist insbesondere die aktuelle Auflage, da ein RISC Prozessor vorgestellt wird. Mir als VHDL-Anfänger gefallen beide Bücher ganz gut -- ich würde wieder mit Pedroni anfangen und danach Reichardt/Schwarz durcharbeiten. Pedroni hatte etwas Mühe die Seiten voll zu bekommen, Reichardt/Schwarz hatten Probleme

FPGA, VHDL & Co. ·Stefan ·13.11.2007 12:14 ·11 Antworten

TSMC Ram Compiler

Anpassungen (Min/Max-Libs und > Vdd/Vss-Netze einpflegen) benötigt werden und man direkt damit anfangen > kann. Zudem sind die Analyse-Tools für Timing/Power direkt integriert. > > Wo genau liegt der Vorteil des Design Compilers gegenüber dem RTL > Compiler? Und was wären die Synopsys Alternativen

kann. Also für die "ersten Schritte auf dem Weg zu einem ASIC" ist das aber keine schlechter Anfang. jan schrieb im Beitrag #2385932: > Die Zielanwendung liegt im Bereich digitaler Bildsignalverarbeitung, so > dass die analogen Komponenten für den ASIC vermutlich überschaubar > bleiben. Die

FPGA, VHDL & Co. ·jan ·18.10.2011 19:13 ·9 Antworten

Tipps zur Fehlersuche gesucht

Mit diesen Aussagen kann ich nichts anfangen. Habe nur verstanden das du dich auch nicht mit Shared RAM auskennst und auch über kein synthetisierbares der simulierbares Beispiel verfügst. Ich gehe weiter davon aus das sich Shared RAM synthetisieren

> Mit diesen Aussagen kann ich nichts anfangen. Hmmm. > Habe nur verstanden das du dich auch nicht mit Shared RAM auskennst und ACK > auch über kein synthetisierbares der simulierbares Beispiel verfügst. Full ACK > Ich gehe weiter

FPGA, VHDL & Co. ·Hans-Werner ·21.01.2009 13:14 ·16 Antworten

Setzen einzelner Stellen eines std_logic_vector

den Fehler nicht suchen > lassen, sondern eine einfache Frage gestellt. Mit der keiner was anfange konnte, weil der behauptete "Fehler" nicht sichtbar war: https://www.mikrocontroller.net/topic/549115#7315157 Diesbezügliche Nachfragen wurden mit Hinweis auf "Nicht-Veröffentlichung" abgebügelt

Takt und Reset ruft nur Prozess 1 auf Du hast eine völlig falsche Denkweise von VHDL. Das geht am Anfang den meisten so, die vorher "nur" Software gemacht haben. Der Witz ist nämlich der: du musst dich schlau machen, welche Teile eines FPGAs du für deinen Zweck verwenden kannst. Und das sind allem voran

FPGA, VHDL & Co. ·Student ·15.01.2023 10:39 ·16 Antworten

CS4344 I2S Transmitter

Spuren eines Sinus, aber komplett durcheinander. Ich würde mal mit weniger komplexen signalen anfangen: 1. Rechteck(e) 2. Sägezahn/Dreieck 3. komplexere Signale aus dem ROM > Für das Auslesen der Daten aus einem ROM und der Ansteuerung des > Transmitters habe ich mir zudem einen State-Machine

Spuren eines Sinus, aber komplett durcheinander. > Ich würde mal mit weniger komplexen signalen anfangen: > 1. Rechteck(e) > 2. Sägezahn/Dreieck > 3. komplexere Signale aus dem ROM > >> Für das Auslesen der Daten aus einem ROM und der Ansteuerung des >> Transmitters habe ich mir zudem einen State-Machine

FPGA, VHDL & Co. ·Daniel K. ·13.02.2018 14:13 ·18 Antworten

Probleme bei der Umstellung von Verilog nach VHDL

: >Am Rande: >Du hast es jetzt mit 2 Taktdomänen zu tun. Wie erkennt dies eigentlich ein Anfänger, gibt es hier irgendwelche Tips? Wo ist denn dort der Unterschied zu einem einfachen CPU Interface? Beim CPU Interface benutzt man doch auch die steigende Flanke von nWE um die Daten zu übernehmen

> Wie erkennt dies eigentlich ein Anfänger... Genauso wie es auch ein Profi erkennt ;-) Unterschiedliche Takte im Design sind ein Indiz. Externe Signale sind generell verdächtig. Diese externen Signale können zu sich selber durchaus synchron

FPGA, VHDL & Co. ·Michael Fischer ·27.10.2009 20:11 ·18 Antworten

Quartus II Optimierung von Gattern deaktivieren

> Im Anhang findet ihr mein Quartus II Projekt. Damit kann ich mangels Software leider nichts anfangen, aber welche Fehlermeldungen/Warnungen/Infos bekommst du denn? > Im Anhang findet ihr mein Quartus II Projekt. Könntest du nicht einfach die paar VHDL-Datein /einzeln/ hier anfügen? Dann hätten

xAlwaysTrue" fehlenden Takt) darin, das Flipflop so zu beschreiben, dass der Synthesizer was damit anfangen kann. Wie das für die jeweilige Toolchain aussehen muss, das steht im Handbuch zum Synthesizer. Aber sobald man ein Flipflop anders beschreibt als der Rest der Welt, wird die Portierbarkeit leiden

FPGA, VHDL & Co. ·Johannes R. ·07.12.2018 11:02 ·18 Antworten

Konfiguration eines FPGA-PCs

Kommando zurück: Habe nun unter dem Vivado ein Demoprojekt machen lassen und das erzeugt: Am Anfang macht er rund 30% usage, also mehr, als ein Viertel, wobei der 1. am Meisten tut. Dann gibt es nur 13%, also 1/8 + ein bischen was, es ist also nur einer aktiv. Gegen Ende rennen erst 4 und dann alle

FPGA, VHDL & Co. ·Harry Hirsch ·15.07.2016 22:49 ·68 Antworten

Zählen bei Ereignis

Hallo, noch eine Anfänger-Frage: Ich möchte Signalwechsel zählen, und habe das naiv so formuliert: [vhdl] architecture Behavioral of counter is signal value : STD_LOGIC_VECTOR(3 downto 0) := "0000"; signal prev

Weil CPLDs sowieso nur sehr niedrige Komplexität haben, "darf" man dort eher mal solche Basteleien anfangen. In einem FPGA-Design, das evtl. sogar mal portiert werden soll, würde ich mich das nur in absoluten Ausnahmefällen trauen.

FPGA, VHDL & Co. ·vhtl ·17.10.2016 10:51 ·14 Antworten

Board zur Bildverarbeitung

Erweiterungsboard) ein interessantes Board, das jedoch nicht ganz so uneingeschränkt nutzbar ist wie man am Anfang denkt, da der FPGA relativ wenige I/O hat und somit viel Anschlüsse gemeinsam verwendet werden. Ob dies eine Einschränkung ist, ist natürlich von der Anwendung abhängig, aber man sollte es berücksichtigen

Hallo Leute, hier ist mal wieder ein Anfaenger in Sachen FPGA und Bildverarbeitung. Also, ich habe auch vor auf einem FPGA Algorithmen zur BV zu implementieren. Da der Speicherbedarf von Bildern recht gross ist und die Menge an distributed RAM

FPGA, VHDL & Co. ·Zennehoy ·10.07.2005 10:38 ·14 Antworten

Max(a,b) möglichst effizient

arbeite mit der Xilinx ISE in VHDL Oh Mann, nach einem Dutzend Beiträgen, dabei dachte ich am Anfang, ich kenne eine schöne Lösung, in Assembler. Nun denn. Auch in VHDL gilt: Einen von 3 Werten zu wählen benötigt vorher die Info, WELCHER von den 3en es ist. Das kann man kaskadierend

FPGA, VHDL & Co. ·Queck Silber ·28.03.2017 19:49 ·48 Antworten

Könnte mir jemand helfen, bei implementierung einiger algorithmen?

Leute meinen auch sie müssen wegen jedem kleinen Schreibfehler > das intellektuelle Onanieren anfangen. Aber hallo, wenn jemand in die 12. Klasse geht, dann tut er das nicht auf der Baumschule, sondern an einem Bildungsinstitut, das gut ausgebildete Leute hervorbringen soll. Und von denen kann man

Leute meinen auch sie müssen wegen jedem kleinen Schreibfehler >> das intellektuelle Onanieren anfangen. > Aber hallo, wenn jemand in die 12. Klasse geht, dann tut er das nicht > auf der Baumschule, sondern an einem Bildungsinstitut, das gut > ausgebildete Leute hervorbringen soll. Ich hatte das

FPGA, VHDL & Co. ·Lula J. ·09.08.2011 23:47 ·13 Antworten

Test Bench Takt erstellen

Danke für die schnelle Antwort. Ich bin jetzt ein Stück weiter. Ich weiß aber gar nicht, wo ich anfangen soll. Erst einmal, was soll man von VHDL halten? Erst, so scheint es, machen die alles richtig und setzten auf Pascal und nicht wie sonst üblich eines der Millionen Basic-Derivate. Bin da etwas nostalgisch

also kannst du das bisschen da auch ordentlich beschreiben. Und beachte die goldenen Regeln für Anfänger von Lothar Miller.

FPGA, VHDL & Co. ·Fabian Hoemcke ·29.11.2011 11:09 ·22 Antworten

Mit welcher FPGA-Familie / welchem Board beginnen?

Hallo Nachdem ich im Mikrocontroller-Forum schon hunderten :-) Anfängern einen Tipp für ihren ersten Mikrocontroller gegeben habe, komme ich nun mal zu euch rüber und stelle die selbe Frage: Wie steigt man in die Welt der FPGAs ein? Meine Situation: Student Elektrotechnik

Dutzenden Boards aus. > > Gibt's da besondere Empfehlungen, neben dem Nexys? Das hier für den Anfang: http://www.xess.com/prod035.php3 und wenn du etwas Erfahrung hast lässt es sich mit diesem kombinieren: http://www.xess.com/prod037.php3 Jeweils $200 plus Lieferung. Dafür hat diese Kombo aber

FPGA, VHDL & Co. ·mr.chip ·29.01.2008 21:57 ·11 Antworten

DAC108S085 + FPGA

ups, übersehen, trotzdem , den zugriff würde ich mal an den anfang setzten, nicht ans ende. Ich würde den text des datenblattes etwas anderes interpretieren.

FPGA, VHDL & Co. ·Sandy ·10.04.2012 15:46 ·39 Antworten