Suchergebnisse für "anfänger"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum FPGA, VHDL & Co.
zurücksetzen
Zeitraum alle

3013 Treffer für anfänger Suchergebnisse für "anfänger"

Relevanz Datum
  • Thread

    Xilinx ISE Webpack -> Warung bei Synthese

    wohl oder übel mit VHDL auseinandersetzen. Die Schematics-Eingabe kannste vergessen. Das hab ich anfangs auch probiert, weil ich keine Lust hatte, VHDL zu lernen. Hab dann aber schnell eingesehen, dass nur VHDL der richtige Weg ist. Wenn Du sowieso mit so einfachen Versuchen, wie UND-Gatter anfängst

    FPGA, VHDL & Co. ·Der T. · ·5 Antworten

  • Thread

    FSM als pipeline Ausführung?

    die maximal pipeline-stage = 25ms/20ns = 1250 000. Dafür brauche ich ein ready-signal, das am Anfange der Periode aktiv sein sollte, damit ganze Berechnungen beginnen, wenn es fertig ist, geht das ready-signal wieder inaktiv und warte bis nächste Periode und so weiter. Ist das Vorgehen richtig

    FPGA, VHDL & Co. ·Linus · ·29 Antworten

  • Thread

    FPGA I2C ohne Taktgeber?

    wie ich so etwas realisieren könnte? Ich seh den Wald vor lauter Bäumen nicht.. stehe absolut am Anfang damit.

    FPGA, VHDL & Co. ·Martin · ·16 Antworten

  • Thread

    Problem | Ausgabe Counterwerte beim CPLD

    erstmal gucken wollte ob er überhaupt was ausgiebt. Eigentlich müsste er dann doch direkt wieder bei 0 anfange, oder nicht? MFG

    FPGA, VHDL & Co. ·Christian · ·16 Antworten

  • Thread

    Microblaze-Design geeignet??

    wenn double-werte machbar sind, ist das sicherlich keine schlechte sache. Ich hatte mir ganz zu Anfang an die SHARC's angesehen, bevor ich hier den Audio-DSP mit Spartan 3-FPGA gesehen habe. Jetzt wirds wohl doch ein DSP *g*. Welche Serien würden denn Grundsätzlich in Frage kommen? SHARC wäre eigentlich

    FPGA, VHDL & Co. ·Lukas S. · ·16 Antworten

  • Thread

    Passt das so AUDIO CODEC

    was ich gerade mach ist, die samples zu parallelisieren. nicht fragen warum! :) ich hab am anfang glaub ich einen fifo verwendet weiss aber grad auch nicht mehr genau wie und was. das mit dem parallelisieren meinte ich so wie im bild. sieht auf dem bild halt scheisse aus :-D

    FPGA, VHDL & Co. ·Raptor23 · ·16 Antworten

  • Thread

    Altera oder Xilinx für Hobbyanwender

    Leistungsklasse des Microblaze / NIOS (also <500MHz) herzlich wenig, weil die meisten µCs damit nix anfangen können - da gehts dann nur parallel oder sehr langsam per SPI... die die PCIe haben sind zu groß und energiehungrig - man hat da auch nicht nur die CPU auf der Platine sondern auch noch DDR RAM und

    FPGA, VHDL & Co. ·Fragender · ·22 Antworten

  • Thread

    maximale Xilinx CPLD clock Frequenz

    library. Ich lese die Links nochmal durch und frage ggf.. Bitte bedenke ich bin begeisterter VHDL Anfänger. Vielen Dank! Reinhard

    FPGA, VHDL & Co. ·Reinhard J. · ·22 Antworten

  • Thread

    Ab wann FPGA statt µC? -z.B. Video-Signal von Kamera auf Display ausgeben? - andere Beispiele?

    einhalten müssen: FPGA Sobald du bei a) mit detaillierteren Themen wie MIPI oder dem v4l2-Treiber anfangen musst, kostet's Zeit, du kriegst keine Informationen, oder es tut einfach nicht wie es soll und das Projekt steht. Wenn du wiederum bei b) nicht das richtige FPGA aussuchst, nutzt dir das ganze toll

    FPGA, VHDL & Co. ·Emil G. · ·22 Antworten

  • Thread

    FPGA zum PC über USB, FX2 oder FT2232H?

    Python-Test-Dingens mit Textio in die Testbench gepackt und siehe da, dort gibt es keine Fehler (ausser am Anfang als ich mal TXE in der Testbench eine Zeit lang auf '1' habe, aber das liegt an der Form wie ich auf Fehler Prüfe). Ich bin also mit meinem sehr sehr kleinen Latinum am Ende. Wie seht Ihr das?

    FPGA, VHDL & Co. ·Gustl B. · ·22 Antworten

  • Thread

    4x /Sec Frequenzmessung, bug im code?

    hochoffizielle White Paper, (https://docs.amd.com/v/u/en-US/wp272) also ist es nur berechtigt, das man Anfänger auf einen solchen Schnitzer hinweist.

    FPGA, VHDL & Co. ·Max · ·37 Antworten

  • Thread

    Spartan 6 / Virtex 6

    htm Wenn man sich die Devices ansieht die kommen sollen merkt man gleich das die ziemlich groß anfangen. LX4 entspricht ungefähr einem Spartan3A 400.

    FPGA, VHDL & Co. ·Patrick · ·14 Antworten

  • Thread

    Frage zu VHDL und FlipFlop

    zu arbeiten, was ja immer empfohlen wird? Könnte mir das bitte jemand erklären, dass auch ein Anfänger das versteht? Vielen Dank! Michael

    FPGA, VHDL & Co. ·Michael K. · ·18 Antworten

  • Thread

    Jitter in Signal einfügen

    Bytes. Wie würdest du bei der Realisierung vorgehen? Ich bin in Sachen VHDL noch ziemlich am Anfang. Danke!

    FPGA, VHDL & Co. ·herman2000 · ·18 Antworten

  • Thread

    Probleme: Erstes Programm mit Quartus II

    heiligsten > Ueberzeugungen, sogar einen asynchronen Reset... Huiiiii :o) Da wollte ich nicht schon zu Anfang zuviel Verwirrung stiften...

    FPGA, VHDL & Co. ·He · ·18 Antworten

  • Thread

    Verilog - Documentaion

    Sieht mal nicht schlecht aus für den Anfang, außer dass die gekrümmten überkreuzten Signale natürlich nicht mehr zu erkennen sind (Mit welchem Tool hast du das gemacht?). Aber was willst du mit digitaljs bezwecken? Das ist doch ein Simulator

    FPGA, VHDL & Co. ·Oliver D. · ·18 Antworten

  • Thread

    Programmierung einer RGB-LED mit R2R Netzwerk in Quartus II

    leider nicht erlaubt. Ich bräuchte eigentlich erstmal nur eine Einstiegshilfe in VHDL. Mir fehlt der Anfang - würde mich gerne reinknien ;) (Ich weiß bis jetzt, dass ich 8bit, also 0-255 als Wert benötige, damit die Genaugikeit nicht zu hoch und nicht zu niedrig ist. Und dass ich drei D/A Wandler benötige

    recht stolz auf meine Ergebnisse. Leider kann ich mit so kurz gehaltenen Aussagen auch nicht viel anfangen. Es wäre schön, wenn du mir helfen willst, deine Aussagen einmal an einem kurzen Codebeispiel zu zeigen, ich denke dass würde Leuten in Zukunft das ganze auch leichter machen. Und nun noch eine

    FPGA, VHDL & Co. ·Florian R. · ·8 Antworten

  • Thread

    FPGA für Impulsgenerator mit 1 MHz Schaltfrequenz

    Hallo zusammen, mittlerweile habe ich einen Anfang gefunden und langsam geht es voran. Gerade arbeite ich an der Ausgabe eines 1. PWM Signals. Mit dem vorgefertigten PWM Ausgang hat die Konfiguration bereits geklappt. Auch die Beschaltung eines DIOs

    FPGA, VHDL & Co. ·jupp · ·27 Antworten

  • Thread

    Scheinbar gleicher Code verursacht Unterschiedliches

    einfach mal mit den else, ist ja nicht so aufwendig. Oder aber, du setzt in dem Prozess ganz am Anfang Standardwerte für die Signale, die in den ifs Werte bekommen (alle auf 0 zum Beispiel).

    FPGA, VHDL & Co. ·Christian Peters · ·27 Antworten

  • Thread

    Altera FPGA Bezeichnungen

    neueren und starken FPGA, das ist schon um einiger komplizierter! Also lieber erstmal klein anfangen und sich dann hocharbeiten :-)

    FPGA, VHDL & Co. ·FPGA User · ·15 Antworten

  • Thread

    FPGA Spartan E3 (Core3S500E)

    Ein typischer Fehler am Anfang sind undefinierte nichtbenutzte Pins. Schau mal in den entsprechenden Reports nach einer Komplettübersicht und speziell nach dem Buzzer-Pin. Ist der als Eingang geschaltet? Die meisten Tools

    FPGA, VHDL & Co. ·comscience · ·15 Antworten

  • Thread

    Signalteiler

    sowieso mit programmierbarer Logik und Mikrokontrollérn beschäftigen will wäre das ja ein sinnvoller Anfang und wenn es nicht klappt hätte es trotzdem einen Lerneffekt gehabt , und wenn ich daraus nur lerne das ich es niemals lernen werde . MfG Hans

    FPGA, VHDL & Co. ·Hans Lang · ·15 Antworten

  • Thread

    Synthese erzwingen, Verilog

    benutzt, wird normalerweise der Block nicht synthetisiert. Das ist auch sinnvoll. Ich habe aber oft am Anfang von Projekten die Teile, die die Ausgangssignale benutzen werden, noch nicht beschrieben. Gibt es (z.B. sozusagen mit "dummy"-Signalen) eine einfache Möglichkeit, die Synthese eines Blockes zu erzwingen

    wird normalerweise der Block nicht > synthetisiert. Das ist auch sinnvoll. Ich habe aber oft am Anfang von > Projekten die Teile, die die Ausgangssignale benutzen werden, noch nicht > beschrieben. > > Gibt es (z.B. sozusagen mit "dummy"-Signalen) eine einfache Möglichkeit, > die Synthese eines

    FPGA, VHDL & Co. ·Martin O. · ·5 Antworten

  • Thread

    Wishbone Bus Einführung

    jetzt die Spec und Doku für Wishbone angeschaut, aber leider immernoch keine Ahnung wie ich das anfangen soll. Könnt ihr mir helfen? Vendetta

    FPGA, VHDL & Co. ·Vendetta · ·13 Antworten

  • Thread

    Hardware mit VHDL "richtig" beschreiben.

    werden. Und bei einem synchronen Design kann der Synthesizer mit einem synchronen FF wesentlich mehr anfangen. > da die FlipFlops SET- und RESET- eingänge haben Ja, es gibt wie gesagt grundlegend 2 verschiedene Möglichkeiten, die FFs zu konfigurieren (mal von den DDR-FFs abgesehen). Ein kleines Beispiel

    FPGA, VHDL & Co. ·Dimi · ·20 Antworten

  • Thread

    Altera Qsys Erfahrungen

    können? Ich kann mich vage daran erinnern, dass es jetzt ein supertolles neues Konzept gibt; für den Anfang würde mir aber eine simple Konsole wie in der NIOS IDE reichen. Leider bietet mein SBT die Option "File > New > Nios II Board Support Package" gar nicht erst an. Jetzt installier ich halt den ganzen

    FPGA, VHDL & Co. ·ich · ·17 Antworten

  • Thread

    Teilarray zuweisen - Frage zu Warnung

    Daraus darf geschlossen werden was will ;-) FPGA ist ein Interesse von mir, Hobby, und so ist der Anfang ja schon schwer genug, da möchte ich mir mit meiner Art nicht den Weg verbauen, ich habe in den letzten Wochen einige posts gelesen wo eher der schnelle Weg beim Einstieg gegangen werden sollte. Das

    FPGA, VHDL & Co. ·der Neue · ·17 Antworten

  • Thread

    flexibler Pseudozufallszahlengenerator! was mache ich falsch?

    ISE mit dabei ist, probiert und dort ähnliche Problem gehabt --> B_COUNT_OUT hat zumindest zu Anfang immer den Wer "U" etc. siehe angefügtes Bild

    FPGA, VHDL & Co. ·Olli R. · ·17 Antworten

  • Thread

    Unterschied Starterkit Spartan-3, Spartan-3 E

    , das Board hat eine ausgezeichnete Funktionalität. Das Spartan 3 von Xilinx ist dagegen für Anfänger besser zu handhaben (wenn es um den RAM geht). Außerdem s.oben: der vorhandene Core-Generator.

    FPGA, VHDL & Co. ·Adam S. · ·17 Antworten

  • Thread

    Sinus

    Am Anfang sind Typen und der Typ-cast etwas lästiges. Erspart dann doch die Fehlersuche, weil zwischen dem Programmier und der Fitsoftware keine Missverständnisse existieren.

    FPGA, VHDL & Co. ·Micha · ·17 Antworten

  • Thread

    zuverlässiger Programmer für Xilinx XC9572XL oder Alternative

    wollte dennoch, um mir manche Logikgatter zukünftig sparen zu können, mal mit einem kleinen CPLD anfangen. Selbst ein XC9572XL ist für mein Projekt eigentlich von der Anzahl der Pins her überdimensioniert. Ich brauche nur wenige UND-ODER-NICHT Verknüpfungen und auch Totzeiten. Ich wollte euch fragen

    FPGA, VHDL & Co. ·Max · ·17 Antworten

  • Thread

    Grundl. Problem

    näher mit dem SPI beschäftigt und glaube, daß es vermutlich die einfachste und beste Lösung für den Anfang ist. Danke allen für die Hinweise. Kritik möchte ich an dieser Stelle aber auch loswerden. In diesem Forum scheint es irgendwie üblich zu sein nicht das Problem selbst zu beantworten sondern es in

    FPGA, VHDL & Co. ·Cpt · ·17 Antworten

  • Thread

    Xilinx-FPGA-Entwicklung/bessere ISE-Performance erwünscht

    Die von Xilinx bereit gestellte version 7.1 ist eher ein schlechter scherz (aber wenigstens ein Anfang). Es basiert auf einer Wine ähnlichen virtualisierungs api, ist aber sau langsam und nicht halb so "komfortabel" in der Bedienung wie unter Windows oder in Wine (mit dem 7.1 leider regelmäßig

    FPGA, VHDL & Co. ·Peter Rieger · ·17 Antworten

  • Thread

    Virtex-Board-Problem, evtl. Stromversorgung?

    geladen. Als Funktionstest für das Design dient die Verbindung mit einigen LED. Diese blinken anfangs auch fleißig, werden allerdings nach einer Weile schwächer bzw. bleiben aus. Das lässt natürlich erstmal auf ein Problem meines Designs schließen. Allerdings funktioniert es dann auch nach einem globalen reset (aus welchem anfangs auch gestartet wird) nicht mehr richtig. Weiterhin blinkt bzw. geht gleichzeitig auch die Status-LED "VCORE" (DS3) aus, welche meiner Meinung nach den Status der Stromversorgung des FPGA anzeigt

    FPGA, VHDL & Co. ·na · ·5 Antworten

  • Thread

    [S] Suche Verilog Einsteigerbuch

    hab kein gutes Buch gefunden. Habe aber einiges mit Google für mich zusammengetragen als alter Anfänger. Habe jetzt Verilog gut im Griff : siehe Anhang. Gruss [MOD: Anhang wegen ungeklärter Urheberrechte gelöscht]

    FPGA, VHDL & Co. ·Eddy · ·13 Antworten

  • Thread

    Hilfe CRC zu verstehen

    hast das wirklich fantastisch beschrieben, so kann selbst ein Minusmathematiker wie ich damit was anfangen. @Falk Brunner Auch wenn meine Frage in deinen Ohren eventuell lächerlich klang und du mich mit deiner Antwort etwas zum narren hälst hast du mir trozdem sehr geholfen :) Eine kleine Frage

    FPGA, VHDL & Co. ·Lennart · ·25 Antworten

  • Thread

    Fehler in ADEL Code

    bekomme ich vom Synthezier gleich zwei Fehlermeldungen, mit denen ich als VHDL Entwickler nicht viel anfangen kann. Vielleicht gibt es ja hier Jemanden, der mal mit ADEL gearbeitet hat. Als Entwicklungsumgebung steht mir Xilinx Foundation 3.1i zur Verfügung. 1. Fehlermeldung [code] TS1..TS6 node

    FPGA, VHDL & Co. ·R. R. · ·25 Antworten

  • Thread

    Hardware durch Vererbung - was ist möglich?

    Augen hat. Das haben sich schon sehr Viele ausgedacht, unter anderem mein Professor, bei dem wir Anfang der 90er ASICs gebaut haben. Das Hauptthema war damals die theoretische Untersuchung digitaler Schaltungen zur Ermittlung von optimalen Testmustern unter anderem mit dem D-Algorithmus et al. Das

    FPGA, VHDL & Co. ·Gustl B. · ·30 Antworten

  • Thread

    Xilinx Starter-Kit brauchbar ?

    Hi, das Board reicht fuer einen Anfaenger vollkommen aus. Auch Fortgeschrittende Leute koennen damit was anfangen. Das CPLD Board ist ein netter kostenloser Zusatz. Das haette ich auch gerne bei meinem StarterKit dabei gehabt. Gruß

    FPGA, VHDL & Co. ·The Daz · ·5 Antworten

  • Thread

    Fehler in der Übertragung

    MSB-LSB vertauschung wieder aufhebt... Wenn ich das Programm erneut starte, kann es sein das am Anfang die MSB und LSB korrekt sind und dann zwischendrin eine ungerade anzahl verliere und dann MSB LSB vertauscht sind... Was mich wundert hatte ja erst alles mit einem Bit Wert versucht und da hat

    FPGA, VHDL & Co. ·Lassmiranda Densiwillja · ·19 Antworten

  • Thread

    Timer asynchron setzten

    vermeiden. Wenn du die clocks einsynchronisierst, warum dann die Zustandsabfrage nicht einfach an den Anfang des Hauptprozesses. Damit sparst du dir sogar das setTimer Signal und das newVal Register. In der Statemachine kannst du dann einfach den Timer nach belieben setzten.

    FPGA, VHDL & Co. ·Pope · ·19 Antworten

  • Thread

    Bildfusion an monitor

    überschrieben wird. > Die Lösungen sind also nicht gleichwertig! Nein, aber (zumindest für den Anfang) ist die Ein-Puffer Lösung vergleichsweise simpel zu realisieren. > Ich habe sowas in meinem Audioprojekt schon gemacht, da geht es halt > nicht um bildframes, sondern audio frames, die alle FAST

    FPGA, VHDL & Co. ·Bill Lates · ·19 Antworten

  • Thread

    Dual-Port Ram mit externem SRAM

    dass dem Signal nie ein Wert zugewiesen wurde. Leider kann mein Handy nichts mit der rar-Datei anfangen...

    FPGA, VHDL & Co. ·Jens W. · ·19 Antworten

  • Thread

    HDMI mit IO pins von FPGA

    im Bereich einige 100 EUR. FullHD 60Hz läuft nur out of spec. Damit würde ich jetzt nicht mehr anfangen, sondern gleich etwas für die GPIOs der US+ (Artix/Spartan) vorbereiten oder an die Gigabit-Transceiver eines XC7A25T (CSG325) anschließen. Für niedrige Auflösungen genügt dank (re)driver ggf.

    FPGA, VHDL & Co. ·Antti L. · ·19 Antworten

  • Thread

    YUV Farbwerte in Hex

    RGB Hex Werte sind aber 3 Byte groß ich brauche aber 4 Byte bei YUV die beiden 00 am anfang gehören nicht dazu

    FPGA, VHDL & Co. ·Ronny · ·13 Antworten

  • Thread

    Wie am besten Lookup table erstellen?

    Unterschied zwischen einem FPGA und einem µC ist. Mit dem von dir genannten Board wirst du als Anfänger in den nächsten Monaten ziemlich sicher nicht zum erwarteten Erfolg kommen. Für diese Aufgabe ist ein FPGA eher ungeeignet. Am schnellsten wird es wahrscheinlich mit einem Arduino oder Raspberry

    FPGA, VHDL & Co. ·Christoph Y. · ·16 Antworten

  • Thread

    Mit FPGA Modellbauservo ansteuern?

    oder muss ich da auf was bestimmtes aufpassen, da ich ja an FPGA anschließen will? Bin zwar anfänger was die praxis angeht, aber VHDL behersche ich ziemlich gut, zumindest was die Simulation angeht. Was haltet Ihr davon? Kritik? Schwachsinn? Schonmal im Voraus herzlichen Dank für eure Antworten

    FPGA, VHDL & Co. ·karl · ·16 Antworten

  • Thread

    500MSPS mit Actel Fusion

    Datenblatt konnte ich bis 350MHz(700Mbps) system performance entnehmen. Was kann ich mit den 600khz anfangen? Zusammenschalten? Die wollte ich fuer Sensoren und einfache Steueraufgaben nehmen. Gruss Mark

    Design wirst du nicht deutlich mehr als 100 MHz erreichen. > > Was kann ich mit den 600khz anfangen? Zusammenschalten? Die wollte ich > fuer Sensoren und einfache Steueraufgaben nehmen. Was für 600 kHz? Wenn du damit die Sampling-Frequenz des internen ADC meinst, dann ist das die maximale Abtastrate

    FPGA, VHDL & Co. ·Mark W. · ·5 Antworten

  • Thread

    Logic Element

    unterschiedliche Logic Element Anzahl. Z.B. Device 3C40 Enthält 39600 LE. bevor ich überhaupt damit anfangen kann, muß ich erstmal wissen wieviele Logic Element jeden Komponent enthält. nur so kann ich wissen wieviel Logik Element sind beleget und wieviel nicht belegt. und meine frage ist : wieviel

    unterschiedliche Logic Element Anzahl. Z.B. Device 3C40 Enthält 39600 LE. bevor ich überhaupt damit anfangen kann, muß ich erstmal wissen wieviele Logic Element jeden Komponent enthält. nur so kann ich wissen wieviel Logik Element sind beleget und wieviel nicht belegt. und meine frage ist : wieviel

    FPGA, VHDL & Co. ·FH · ·5 Antworten

  • Thread

    Schaltzeiten für LUTs

    hat große Freiheiten bei den langsamen FPGA-Bereichen. Sobald ich aber mit Placement-Constraints anfange (oder anfangen muß) ist das Design auf ein FPGA festgenagelt.

    FPGA, VHDL & Co. ·Jonathan Herrmann · ·5 Antworten