Suchergebnisse für "anfänger"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum FPGA, VHDL & Co.
zurücksetzen
Zeitraum alle

3013 Treffer für anfänger Suchergebnisse für "anfänger"

Relevanz Datum
  • Thread

    Einstieg FPGA mit WaveShare Open3S500E

    Hallo Ich möchte endlich mal mit FPGAs anfangen und habe soeben das hier auf ebay entdeckt: 251192875961 Die vielen Erweiterungen mit dem schicken Stecksystem sehen überzeugend aus. Kann so ein FPGA genug um z.B. ein großes Bild per VGA (Adapter

    FPGA, VHDL & Co. ·Hakon Hennig · ·10 Antworten

  • Thread

    Anfängerfragen FPGA/Software defined Radio

    kein Problem > darstellen. Um mal die Gigahertzen aus der Prozessortechnik zu relativieren: ein Anfänger schafft es recht einfach, auf einem FPGA 125MHz zu unterbieten...

    FPGA, VHDL & Co. ·Thomas S. · ·10 Antworten

  • Thread

    DCF Uhr Fehlersuche

    das das bloß nicht so aufgeräumt wie bei euch. hab alles in eine datei geschrieben. bin noch anfänger in der sache. ca 1 jahr dabei. >>>mal ne frage mit welchen progi simuliert ihr?<<< den code hab ich schon fertig, der chip fehlt bloß noch, dass ich den code testen kann. xilinx läst auf sich warten

    FPGA, VHDL & Co. ·ChristofRebmann · ·10 Antworten

  • Thread

    FPGA ucf Frage

    Na toll. Damit stehe ich wieder am Anfang? Oder ich habe das falsche Package eingestellt...?! Moment...

    FPGA, VHDL & Co. ·jonas biensack · ·9 Antworten

  • Thread

    DDR2 RAM Ansteuerung mit Virtex-5 ML507

    versuche schon seit > mehr als einer Woche den DDR2 in Betrieb zu nehmen. Da stehst Du ja erst am Anfang. Ich habe drei Monate für ein DDR-Speichercontroller gebraucht... Duke

    FPGA, VHDL & Co. ·Cihan Kalayci · ·32 Antworten

  • Thread

    VHDL und Modularität

    Programmiersprachen haben es da meist besonders schwer. Und merk dir Lothars goldene Regeln für Anfänger: - Es gibt nur genau einen Takt im Design - Das gesamte Design reagiert nur auf eine Flanke dieses Taktes - Es gibt keine Variablen Und von mir noch ein Tipp: Vergiss alles, was du über (for-)Schleifen kennst. Die machen in VHDL was gänzlich anderes, und als Anfänger brauchst du die nicht.

    FPGA, VHDL & Co. ·Neugieriger · ·3 Antworten

  • Thread

    verschiedene ELF-Files aus DDR2 SDRAM laden

    Hilfe. Bei mir hängt es gerade noch daran, dass ich nicht weiss, wie ich die - Startaddresse zum Anfang meiner ELF-Datei setzen kann - Wie ich das Spartan FPGA Softwaremäßig Resete - Ob dies überhaupt mit ELF-Dateien (in binär umgewandelt) funktioniert, oder ob man diese in was anderes umwandeln muss

    > Startaddresse zum Anfang meiner ELF-Datei setzen kann Redest Du hier schon von verschiedenen .elf-Files oder nur von einem? > Wie ich das Spartan FPGA Softwaremäßig Resete Möglicherweise reicht es Deinen Softcore zu resetten

    FPGA, VHDL & Co. ·Michi · ·3 Antworten

  • Thread

    Xilinx ISE Classic für XCS10XL ?

    heist das jetzt das ich noch eines der genanten Programme brauche, um mit dem Board irgendwas anfangen zu können? (ich hab das hier schon länger rumfahren, und vor 2 jahren mal was damit machen wollen, und bei dem Hersteller angefragt, und der hat mich an das ISE Webpack verwiesen. hab das damals

    heist das jetzt das ich noch eines der genanten Programme brauche, um >mit dem Board irgendwas anfangen zu können? Ja. Du brauchst eine alte Version kommerzieller Software, die diese alten FPGAs synthetisieren kann. Hieß damals bei Xilinx Foundation. Mein Tip. Vergiss es und kauf dir was Aktuelles

    FPGA, VHDL & Co. ·degurg · ·3 Antworten

  • Thread

    FX2 auf PC-Seite

    den Microframe packt, aber wenn man die nicht vollhalten kann, motzt der Protokoll-Layer. Und am Anfang verliert man sowieso immer mal Pakete, bis der Acquisitionsprozess sich warmgelaufen hat (unter nicht realtime-Linux zumindest). Es hängt also sehr vom eigentlichen logischen (selbst implementierten

    FPGA, VHDL & Co. ·Pit · ·11 Antworten

  • Thread

    C-Präprozessor für FPGA?

    Copy-und-Paste-Orgien sind fehleranfällig und kosten viel Zeit. Irgendwann gewöhnt man sich daran, den Code von Anfang an flexibel zu halten.

    FPGA, VHDL & Co. ·Robert Malle · ·11 Antworten

  • Thread

    In getaktetem Prozess direkt auf Ausgangsport schreiben?

    alles! in die sensitivity list. C) alles was nicht latch/reg von den variablen werden soll am anfang des process'es mit einer konstanten belegen (also read-before-write ausschliessen) D...*) es gibt sicher noch mehr design-rules (zb clock-signals only in port maps) aber das ist ein anderes topic

    FPGA, VHDL & Co. ·Joe · ·11 Antworten

  • Thread

    Wie Takt in VHDL umschalten?

    gern per Tastendruck hochzählen lassen, und das nicht nur mit 1Hz sondern mit höheren Takt. Als Anfänger (bin ich) würde man die zwei Taktsignale ja einfach mit ein paar Gattern und dem Taster verknüpfen, was aber laut einiger Tutorials nicht so "schön" sei. Deshalb wollte ich mal nachfragen wie ihr

    FPGA, VHDL & Co. ·Sebastian · ·11 Antworten

  • Thread

    Multistop Zähler

    nur Zählerstände zu registrieren wäre etwas wenig, mit den Daten kann man hinterher nicht viel anfangen. Ich suche auch sowas ähnliches, für einen Scintillationsdetektor. Der kann auch im Mikrosekundenabstand Lichtpulse detektieren, die nach Größe klassifiziert abgelegt werden ( Histogramm-Darstellung

    FPGA, VHDL & Co. ·dvh · ·11 Antworten

  • Thread

    Wie mit (vorübergehend) ungenutzten Signalen umgehen

    abzutun als "Übung für später" halte ich fuer hochgradig fahrlaessig und sollte gerade nicht einem Anfaenger empfohlen werden.

    FPGA, VHDL & Co. ·Jörg W. · ·11 Antworten

  • Thread

    Actel Flash FPGA

    den alten Zustand des ersten, wie es sollte, sondern den neuen - und schwups rutscht das Bit von Anfang bis Ende mit einem Mal durch. Abhilfe lässt sich ganz einfach schaffen: Man nimmt doppelt so viele FF und taktet jedes zweite mit dem inversen Takt.

    FPGA, VHDL & Co. ·Ragdar · ·16 Antworten

  • Thread

    Generelle Frage zu CPLD's

    fpga ist immernoch irgendwie so ein heiligtum, controller kann ja mittlerweile fast jeder was mit anfangen. Ich habe einige anwendungen gesehen die mich interessieren würden, allerding dürfte ein cpld oder fpga aufgrund der geschwindigkeit besser sein.(als µcom) und besser als ein riesiges ttl-grab zu

    FPGA, VHDL & Co. ·WASTL · ·9 Antworten

  • Thread

    VHDL Bibel Nachschlagewerk

    ISBN 0-9651934-3-8 Siehe auch: https://www.youtube.com/watch?v=kobf8IOB0oA Für blutige Anfänger mit erstem Schwerpunkt auf Digitaltechnik und zweitem HDL ist zu nennen: ISBN 0-13-082599-9

    FPGA, VHDL & Co. ·Xilinxer · ·10 Antworten

  • Thread

    Grundverständniss Autokorrelation

    schwer zu machen und einfach 2 Schieberegister zu verwenden. Das erste Schieberegister fuelle ich anfangs mit dem Bitstream. Ist das Schieberegister komplett belegt, lasse ich die Bits so drinnen gespeichert. Darauffolgend beginne ich das zweite Schieberegister durch den selben Bitsream aufzufuellen

    FPGA, VHDL & Co. ·NewHere84 · ·10 Antworten

  • Thread

    DDR-Input in Spartan 3 nutzen

    du das falling_edge(CLK) das ich verwendet habe? Ich wollte damit beschreiben was in dem PDF vom Anfang steht. Ich dachte der macht daraus einen Inverter und ein normales FF. > arbeiten die IOB-FF schneller, wenn sie vom DCM getaktet werden, erst > recht die DDR-IOB. Probier das mal aus. OK.

    FPGA, VHDL & Co. ·Christian H. · ·14 Antworten

  • Thread

    FPGA Metaprogramming?

    Erstmal vorweg: Ich bin absoluter Anfänger was Computer-Hardware betrifft. Ich hab eine grundlegende Ahnung von boolescher Algebra und hab theoretisch auch was über Flip-Flops, D-Latches etc. gelernt, aber das war's auch schon und mein Wissen

    FPGA, VHDL & Co. ·Christian Bielert · ·14 Antworten

  • Thread

    Automatenzustände schalten willkürlich um, ich bitte um Unterstützung

    Hinsicht sehr widersprüchlich. Ich würde mir den Kontext zu wissen wünschen, ehe ich überhaupt anfange zu überlegen Hilfe zu leisten. Dazu eine Darstellung der grundlegenden Überlegungen zur Übertragung von SPS Programmen in VHDL und zu synchronen und asynchronen Automaten. P.S. Und vernünftig

    FPGA, VHDL & Co. ·Daniel L. · ·14 Antworten

  • Thread

    FPGA

    mich mit meinem Chef zusammengesetzt um dieses neue Programm zu installieren, aber es machte von Anfang an schon viele Fehler. Und so entschlossen wir uns das alte Programm zu nehmen. Das lief auch zuerst prima, doch seit einiger Zeit, gibt es immer einen error wenn ich meine Schaltung auf den FPGA programmieren

    FPGA, VHDL & Co. ·Emina Dzambo · ·9 Antworten

  • Thread

    Frequenzteiler

    Hallo zusammen, Bin noch anfänger,was VHDL-Programmierung angeht,aber hab das folgende Problem:Ich hab das folgende "Vorwahl-Rückwärtszähler als Frequenzteiler",muss ihn so umwandeln,dass er mir einmal einen Taktfrequenz von 50 MHz

    >Bin noch anfänger,was VHDL-Programmierung angeht [pre] Da war die Frage des Touristen zum Einheimischen: Wie komme ich zur Oper? Die Antwort: Üben, Üben, Üben. [/pre] Beantworte dir erst mal diese Fragen

    FPGA, VHDL & Co. ·Mao · ·3 Antworten

  • Thread

    Frage zur Simulation - Waveform - Pin Assignment

    lauflichter beherrsche ich schon ganz gut :) > Woher kommen die Bilder? nun ich wollte sie für den "anfang" in einem speicher positionieren, sram oder sdram. stellt ich auch gleich die frage wie ich sie dort hinbekomme - weiß ich nämlich noch nicht. RS-232? video_in? ich weiß es nicht > Wohin ausgeben

    | v SDRAM/SRAM Ein Tipp: Mach mal was einfaches am Anfang, sonst packt dich der Frust, und nächste Woche vertickst du dein Eval-Board in der Bucht. [vhdl] variable coord_column : integer := 0; variable coord_row : integer := 0; begin

    FPGA, VHDL & Co. ·Fragesteller · ·4 Antworten

  • Thread

    Variabler Verilog FIFO

    Hallo, ich benötige einen FIFO, welcher am Anfang eine Tiefe von 1 hat. Also der Leser startet bei 0, der Schreiber bei 1. Und dann laufen sie los. Im Laufe der Zeit, kann es passieren das sich Leser und Schreiber entfernen. Sprich der Leser bei

    Karl Karlsen schrieb im Beitrag #2993785: > Hallo, > > ich benötige einen FIFO, welcher am Anfang eine Tiefe von 1 hat. > Also der Leser startet bei 0, der Schreiber bei 1. Und dann laufen sie > los. > Im Laufe der Zeit, kann es passieren das sich Leser und Schreiber > entfernen. Sprich der

    FPGA, VHDL & Co. ·Karl Karlsen · ·3 Antworten

  • Thread

    CPLD in Spartan 3E

    am Rande ... sind die Controller für DDR und DDR2 SDRAM sehr unterschiedlich. Kann man einem Anfänger zutrauen eines von beiden "von Hand" zu schreiben statt fertigen nehmen? Grüsse

    > Kann man einem > Anfänger zutrauen eines von beiden "von Hand" zu schreiben > statt fertigen nehmen? Ich bin selbst ein solcher, und hatte es versucht... Ich persönlich fand es ganz schön kompliziert, und die herauskommenden

    FPGA, VHDL & Co. ·Daniel · ·3 Antworten

  • Thread

    Was bedeuted das ' Symbol?

    bezgl des ' mir hier noch irgendwo "Qualified expression" aufgeschrieben. Kann da jemand was mit anfangen? Gruß Jörg

    bezgl des ' mir hier noch irgendwo "Qualified expression" > aufgeschrieben. Kann da jemand was mit anfangen? Du hast dir damit die Antwort selbst gegeben. :) z.B. aus http://www.emmelmann.org/Library/Tutorials/docs/schaltungsdesign_mit_VHDL/text_b1.pdf [pre] Qualifizierte Ausdrücke ("qualified expression

    FPGA, VHDL & Co. ·Jörg · ·3 Antworten

  • Thread

    sensitivity list

    Richtig, da merkt man dann erst mal selbst wie schwierig das für einen Anfänger sein muss, wenn wir schon manchmal Probleme haben das eindeutig zu erklären...

    FPGA, VHDL & Co. ·Alex Trinker · ·9 Antworten

  • Thread

    pin drehen in xilinx symbol editor

    Ich habe mich anfangs auch mit dem grafischen Editor rumgeärgert. Jetzt verzichte ich zwar auf die übersichtliche Darstellung, gerade in höheren Ebenen der Hierarchie, aber dafür funktionieren generics und man muß sich

    FPGA, VHDL & Co. ·gast · ·9 Antworten

  • Thread

    Jetzt geht die Post ab: Neues Quartus ist draussen!

    permanente NiosII Lizenz, die ich 2007 mit dem Nios Eval board gekauft habe, nur mit Systemen bis Anfang 2008 laufen??? Alles sehr merkwürdig...

    FPGA, VHDL & Co. ·Schwing den Bögel · ·9 Antworten

  • Thread

    Anfängerprobleme mit Xilinx XC9536.

    auseinanderzusetzen. Ich habe mir von www.xeyon.de ein Development Board bei ebay gekauft und wollte dann anfangen. Auf dem Board ist ein Xilinx XC9536. Aber mir will keine Schaltung gelingen. Eigentlich wollte ich zuerst einen ganz einfachen up- down- Counter basteln, aber das ganze tut nicht so wie ich

    FPGA, VHDL & Co. ·morrie · ·9 Antworten

  • Thread

    FPGA programmieren mit ISE10.1

    Die download.cmd schau ich mir mal an... auch wenn nicht sicher bin ob ich mit deren Inhalt was anfangen kann. Bin totaler FPGA Newbe ... Gruß Stefan

    FPGA, VHDL & Co. ·Stefan K. · ·12 Antworten

  • Thread

    einfache LED ansteuern mit deNano Board

    Weisheit letzter Schluss, das dürfte wohl datenblätter lesen und verstehen sein, aber hilft einem am Anfang wenn man wie der Ox vorm Berge steht doch schon mal weiter.

    FPGA, VHDL & Co. ·Hulk91 · ·12 Antworten

  • Thread

    Neustart - vhdl

    bcd_seg port map ( s_nibble, anodes ); stelle_auswählen: process (s_stelle) begin --Für Anfänger wird immer gesagt, es sei alle Taktsynchron zu machen - --betrifft das hier das multiplexen der Anzeigestellen auch??? --s_stelle ändert sich doch nur im Takt oben. --und -sei das mal etwas gewichtigeres als eine Anzeige auszuwählen, also --ein umfangreicherer Prozess: pauschal am Anfang ein wait, oder wann nicht? --if(rising_edge(clk)) then ansel <= (others=>'1'); ansel(s_stelle) <= '0'; --end if; end process stelle_auswählen; end Behavioral; [/vhdl]

    FPGA, VHDL & Co. ·Fandango · ·2 Antworten

  • Thread

    HW SW Codesign - Sinnvolle Anwendung

    weniger als entsprechende Hardware. Ergo können die späteren Programmierer Wochen (Monate) vorher anfangen auf der Zielplattform zu entwickeln. Wenn man dann noch den Virtualizer einer bestimmten Firma benutzt, dann tauscht man nach und nach die C-Modelle mit VHDL aus. Der SW Entwickeler merkt davon bestenfalls

    FPGA, VHDL & Co. ·Thorsten F. · ·10 Antworten

  • Thread

    Lattice MachXO2/3/ICE vs. Spartan-3?

    gut vom Worklfow gefällt. Ich kann allerdings nichts mit den Familienbezeichnung bei Lattice anfangen, insbesondere im Vergleich untereinander. Wie sind die Reihen einzuordnen, auch bezogen auf die Leistung eines Spartan 3-400 bzw. einem neueren Spartan-6 25? Grüße!

    FPGA, VHDL & Co. ·Jung · ·10 Antworten

  • Thread

    Datenaustausch zwischen uC und FPGA

    Nun zur Frage der Datenrate. 50MB/s hatte ich mir als Richtwert überlegt. Ich steh erst am Anfang und muss noch Ordnung auf der Baustelle schaffen ... ps.: Falls ich das ganze Modular aufbauen möchte, wäre wohl eine Anbindung über LVDS die beste Wahl. Hat hier schon jmd mit div. Transceivern

    FPGA, VHDL & Co. ·Tobias · ·10 Antworten

  • Thread

    Simulation - Anfängerfragen

    usw. Bei VHDL ist es höchsten noch das leidige Thema mit den Sensitivity Listen, welches für Anfänger Probleme geben kann, weil der Compiler sie oft leider automatisch ergänzt. Das wurde in diesem Forum schon oft diskutiert. In meiner Laufbahn bis jetzt habe ich die Post-Synthese Simulation Gott

    FPGA, VHDL & Co. ·Ralf J. · ·10 Antworten

  • Thread

    Schleife in ModelSim

    Sprache ist. Du kannst immer nur gleiche Typen zuweisen oder musst eben entsprechend umwandeln. Ist am Anfang etwas stressig aber spätestens wenn es an vorzeichenbehaftete mathematische Operationen geht wirklich ein Vorteil. Viele Grüße Cpt

    FPGA, VHDL & Co. ·Thomas T. · ·10 Antworten

  • Thread

    HD44780 LCD Probleme - Altera DE2-115

    wenn ich etwas synthetisieren möchte. Die Profis hier schaffen das wohl auch ohne, nur wir als Anfänger sollten das beachten. Auch in sämtlicher einschlägiger Literatur habe ich das so gesehen.

    FPGA, VHDL & Co. ·Mike · ·15 Antworten

  • Thread

    Synthese Tools von Femdherstellern

    wurde ja schon ein bissl auf die Finger geschaut, sonst hätten wir mit den Ergebnissen ja auch nix anfangen können :) Devices die getestet wurden sind der Spartan6 und der Virtex7US. Auf anderen mag das vielleicht auch schon wieder anders aussehen (kann ich mir aber nicht so ganz vorstellen).

    FPGA, VHDL & Co. ·Oliver · ·11 Antworten

  • Thread

    VHDL-Codegenerierung mit Simulink-Toolchain/Model Based Design

    Ein Kommilitone schreibt gerade seine Bachelorarbeit über dieses Thema. Sollte Anfang September abgeschlossen sein. Kann dir Bescheid geben, wenn's soweit ist, wenn du mir deine mail Adresse gibst...

    FPGA, VHDL & Co. ·Tobias · ·11 Antworten

  • Thread

    einstellbares Taktverhältnis

    Funktionionen nur für z.b. 10% der Gesamtzeit laufen lassen willst, aber das ist extrem selten und für den Anfang meist unnötig und verwirrend. Wenn du intern einen niedrigen Takt benötigst, dann : - nimmst du z.b. eine PLL und setzt gleich den Takt runter (lohnt nur wenn große Teile/gesamte Chip damit

    FPGA, VHDL & Co. ·theo · ·11 Antworten

  • Thread

    Free 8-Bit Softcore mit System Builder

    Hallo Oliver, klingt erstmal recht gut. Bin blutiger VHDL-Anfänger, deshalb eine möglicherweise unkluge Frage: Warum sind eigentlich alle mir bekannten 8-Bit Microprozessor Cores auf max. 1024 Befehle "beschränkt" ? Der interne Block RAM sollte doch mehr hergeben

    FPGA, VHDL & Co. ·Oliver Bründler · ·11 Antworten

  • Thread

    Logic Analyzer in Vivado auf Zybo (Zynq-7010 AP SoC)

    letztendlich über Ethernet an einen PC (der das ganze dann grapisch darstellt) gesendet werden. Zum Anfang reicht es jedoch wenn die Messungen irgendwo (RAM/SD) gespeichert werden. Anstoss zu dieser Idee war dieses Projekt: http://www.bastli.ethz.ch/index.php?page=bithound Da ich in Vivado ein blutiger Anfänger bin wollte ich hier einen Thread eröffnen, um Infos und Denkanstösse zu sammeln. Ich werde das Projekt hier Schritt für Schritt veröffentlichen wenn es klappt. Ich wälze mich seit Tagen durch tausende

    FPGA, VHDL & Co. ·chrysator · ·3 Antworten

  • Thread

    Spartan Starter Board

    FPGA-Anfänger schrieb im Beitrag #2950905: > Kann ich mit diesem Board auch andere Xilinx CPLDs/FPGAs > beschreiben? Nein. Die JTAG-Chain ist nur an die internen Bautsteine angeschlossen. Blöd, sowas...

    FPGA, VHDL & Co. ·FPGA-Anfänger · ·9 Antworten

  • Thread

    ISE Impact Project sinnvoll speichern

    Was ist das doch ein Scheiss mit dieser Firma Xilinx. Arbeiten da eigentlich nur Studenten und Anfänger? Wer programmiert denn da GUIs? Wenn ich ChipScope schon sehe, kriege ich was an mich.

    FPGA, VHDL & Co. ·Hans · ·9 Antworten

  • Thread

    Starterkit Prog Problem

    check that the specified location is correct and that the bitstream was succesfully created. Als Anfänger habe ich jetzt keinen Anhaltspunkt wo ich suchen muss. Ihr habt da bestimmt eine Idee. Eine Sache noch. Im Kapitel Verification des Tutorials konnte ich nicht das Tool: View/Edit Routed Design

    FPGA, VHDL & Co. ·Michael · ·9 Antworten

  • Thread

    Lizensierung von Modelsim

    Lizenz beantragt, aber wieder ein Fehler. Diesmla sagt er, Error Code: -103 Kann jemand damit etwas anfangen? Wie ich das verstanden habe, dann sucht sich das Programm die HostID selber. Muß ich unbedingt über die Netzwerkkarte ins Internet gehen? Im moment gehe ich nämlich über WLAN ISDN ins Netz

    FPGA, VHDL & Co. ·Tobias Danz · ·9 Antworten

  • Thread

    Hilfe benötigt: FPGA <=> NOR FLASH (schematic)

    sehe ich für den Rest extrem schwarz. Ehm korrekt, ich wurste mich da gerade so durch - als Anfänger extrem undurchsichtig das ganze :/ Alleine für das Cyclone IV habe ich jetzt 7 verschiedene Datenblätter runtergeladen. Könntest du mir sagen, in welchem ich die benötigte Information finde? Ich habe

    FPGA, VHDL & Co. ·Full W. · ·10 Antworten