Suchergebnisse für "anfänger"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum FPGA, VHDL & Co.
zurücksetzen
Zeitraum alle

3013 Treffer für anfänger Suchergebnisse für "anfänger"

Relevanz Datum
  • Thread

    MachXO3 maximaler Strom an Pins

    Pins? Ich habe leider noch nicht so viel Ahnung und kann mit viele Sachen im Datenblatt nicht viel anfangen, weil ich nicht weiß, welche Spannungen damit gemeint sind ... Vielen Dank schonmal! Daniel [1] http://www.latticesemi.com/view_document?document_id=50121 Edit: Tippfehler

    FPGA, VHDL & Co. ·Daniel Hauck · ·9 Antworten

  • Thread

    VHDL Integer Rechnungen

    Aber ich habe den Verdacht, das soll auf ein FPGA. Oder? BTW: Falls du gerade so mit VHDL anfängst, vergiss die Keywords /function/ und /procedure/ vorerst mal wieder. Du solltest eher das Denken in Komponenten (/component/) lernen.

    FPGA, VHDL & Co. ·Gast · ·9 Antworten

  • Thread

    Taktausgabe UART

    > Wäre so eine Teilung des Taktes sinnvoller? Für Anfänger muss gelten: Es gibt nur 1 Takt im ganzen Design. Es gibt also nur [vhdl] if (CLK'event and CLK = '1') then [/vhdl] und nicht auch noch [vhdl] if rising_edge(CLK_tx) then...

    FPGA, VHDL & Co. ·Hans Hirsch · ·9 Antworten

  • Thread

    Microblaze Exceptions

    nicht-existierenden Speicher zugegriffen werde ich noch mal überprüfen, danke für den Tip:-) Also ich bin Anfänger was das ganze mit dem EDK und SDK betrifft. Vom Chipscope habe ich keien Ahnung. MfG

    FPGA, VHDL & Co. ·Tomi Tomsen · ·9 Antworten

  • Thread

    Bug im Xilinx DCM? Locked tut nicht das was es soll

    Da war mal was, dass das DCM-Modell am Anfang tatsächlich eine gewisse Zeit/Anzahl Takte einen Reset braucht. Allerdings konnte ich das in der Hardware nicht feststellen. Welches FPGA verwendest du denn überhaupt?

    FPGA, VHDL & Co. ·Hochpass · ·9 Antworten

  • Thread

    Aufbau eines VHDL-Projekts

    kann dann, über den FPGA gesteuert, das jeweilige Design laden. Das ist aber definitiv nichts für Anfänger.

    FPGA, VHDL & Co. ·Kim33 · ·9 Antworten

  • Thread

    Block RAM Initialisierung

    >Daran habe ich auch gedacht, jedoch dachte ich es gibt da breits einige >Programme. Zu anfang hast Du aber geschrieben, du möchtest Exel benutzen! Was denn nun: Ich weiss zwar nicht, was ein COE-File ist, aber eins ist doch wohl klar: Wenn Du weist wie es aufgebaut sein soll, kannst Du irgendein

    FPGA, VHDL & Co. ·Johann · ·8 Antworten

  • Thread

    CPLD oder FPGA für eine konkrete Anwendung?

    Hallo, ich bin Anfänger was CPLDs/FPGAs angeht und brauche deshalb ein wenig Hilfe... Aufgabe ist eine variable Zeitsteuereinheit aufzubauen, mit mehreren (hier erst einmal 8) Trigger-Ausgängen. Ein Zähler wird mit externen

    FPGA, VHDL & Co. ·Sascha W. · ·11 Antworten

  • Thread

    Frequenzerzeugung

    Ich wuerde fuer den Anfang eher etwas mehr Makrozellen nehmen - aus Erfahrung weiss ich, man findet immer noch was, das man uebersehen hat oder das man gerne ergaenzen moechte :-) Der 9572 ist praktisch gleich teuer wie der

    FPGA, VHDL & Co. ·Mani · ·11 Antworten

  • Thread

    Array in Matrix einlesen

    ja wo liegt dann mein Fehler, oder muss ich das anders realisieren?!? Außerdem ist das nur der Anfang. Eigenltich habe ich 3 Arrays, die ich in eine Matrix koppieren muss. Deshalb auch (0 to 2). Viele Grüße und danke shcon mal für etwaige Hilfe, Jato

    FPGA, VHDL & Co. ·Har Ry · ·11 Antworten

  • Thread

    String in Textfile abspeichern

    sicher, dass die Datei offen ist, wenn du sie brauchst? Wieso machst du die Datei nicht einfach am Anfang einmal auf und am Schluss einmal zu?

    FPGA, VHDL & Co. ·PD · ·11 Antworten

  • Thread

    Multiplikation

    Resulat bei einer Multiöplikation nur maximal 20 Bit groß. Da in deinem Design aber schon von Anfang an die max. Größe der beiden Operanden feststeht kannst du also schon zur Designzeit die nötige Größe des Resultates ausrechnen und ausreichend groß festlegen. Alles andere macht ja keinen Sinn. Ergo

    FPGA, VHDL & Co. ·inGoogleITrust · ·11 Antworten

  • Thread

    FPGA mit minimalem Schaltungsaufwand

    Ich würde dir das MAX1000 empfehlen, was du anfangs ja schon ins Auge gefasst hast. Der ist sehr einfach, aktuelle Technologie und ist eine Single Chip FPGA Lösung für deine Aufgabe: Vorteile: - Flash mit drin: Kein externes Flash nötig - Single

    FPGA, VHDL & Co. ·Hermann · ·11 Antworten

  • Thread

    C in VHDL umsetzen

    VHDL umsetzt, denn dazu müssten wir wissen worum es geht. Mit dem Quellcode kann man nicht viel anfangen, wenn es nicht dokumentiert ist...

    FPGA, VHDL & Co. ·Hans-Werner · ·13 Antworten

  • Thread

    VHDL

    Abend Logikgemeinde, bin VHDL- Anfänger. Arbeite mit Webpack. Mein Problem ist folgendes: Wenn ich mit bit- oder std_logic- Eingangsvektoren arbeite, werden diese im Pinassignment immer weggelassen. Es sind nur die Ausgänge sichtbar???

    FPGA, VHDL & Co. ·mazin · ·8 Antworten

  • Thread

    Variabler Pulsgenerator, CPLD oder FPGA

    runde Sache. Stimmt schon, aber mit µC läuft es (ADC + Stream über USB) und das war für mich als Anfänger schon ein Kampf. Pflicht ist erstmal der Pulsgenerator im CPLD/FPGA. Die Kür wäre dann alles in einen Baustein zu packen. Wo gibts eigentlich mehr/bessere Code-Beispiele, VHDlL (hier und sonst?

    FPGA, VHDL & Co. ·christian · ·10 Antworten

  • Thread

    EPM240 zu klein, was jetzt?

    arbeiten müsste, würde ich mich wahrscheinlich auch nach was anderem umschauen, aber für mich als Anfänger war es zumindest leicht, reinzukommen. Ich mache allerdings auch keinen komplizierten Kram, bisher nur ein paar counter und einige logik-operationen, meilenweit entfernt von CPU Entwicklung oder ähnlichem

    FPGA, VHDL & Co. ·Thomas M. · ·10 Antworten

  • Thread

    Lauflicht mit VHDL

    Hallo! ich bin VHDL Anfänger und versuche mich gerade an einem einfachen Lauflicht. Leider sind meine bisherigen Versuche(*) gescheitert. :-( Vielleicht wäre jemand mal so nett mich auf den richtigen Zug zu setzen. Danke

    FPGA, VHDL & Co. ·Marco · ·10 Antworten

  • Thread

    FPGA Entwicklung und SVN

    wobei das auch keine Garantie ist, dass man keinen unnützen Kram mit eincheckt. Man muss eben von Anfang an lernen und beobachten (und auch mal testen) ws man wirklich braucht. Bei den Cores und den Project-Files mache ich es so, dass ich immer ein kleines Archiv erzeuge, wenn ich eine neue Version

    FPGA, VHDL & Co. ·Michael S1. · ·9 Antworten

  • Thread

    Hochfrequente Taktleitungen auf PCB realisieren

    genaues Problem beschreiben 3. nach möglichen Lösungen suchen 4. Lösung umsetzten 5. nicht mit 4. anfangen Duke

    FPGA, VHDL & Co. ·JBB · ·9 Antworten

  • Thread

    Altium JTAG Programmer + XC9572xl CPLD

    Ich nutze auch AD10 + beide JTAG Parallel+USB Progammer! Keine Probleme! Also hatte Anfangs auch Probleme. => Daher an alle! JTAG Pins 22pF (20-30pF)gegen Masse. Hat bei mir Wunder gewirkt! Jupp

    FPGA, VHDL & Co. ·Markus Horbach · ·9 Antworten

  • Thread

    [XC95 CPLD] Zähler mit einigen Zusatzfunktionen realisieren

    für die schnellen Antworten! Ich versuche einmal der Reihe nach darauf einzugehen, bevor ich anfange, wild herumzuprobieren und die nächsten, ähnlichen Anfängerfehler einbaue... Schlumpf schrieb: >Entweder lässt du das "Data"-Register ganz weg Kurz zur Erklärung, warum ich das Data-Register

    FPGA, VHDL & Co. ·Ingo S. · ·23 Antworten

  • Thread

    DDR-RAM TopLevel Modul. Wie anbinden an Controller?

    drinstehen kann ich Dir nicht sagen. Die "SD_LOOP"-Leitung ist auf deinem Board. Die schriebst zu Anfang, dass Du das Spartan-3AN Eval-Board hättest. Guck da mal in die Schematic. Christian Armbruster schrieb im Beitrag #2043173: > Ich würde gerne mal probieren ob das Init_done funktioniert und dann

    kann ich Dir > nicht sagen. > > Die "SD_LOOP"-Leitung ist auf deinem Board. Die schriebst zu Anfang, > dass Du das Spartan-3AN Eval-Board hättest. Guck da mal in die > Schematic. Habe das SD_LOOP Signal gefunden. H3 raus, H4 rein. Ich baue es jetzt in den TopLevel ein. > > Christian Armbruster

    FPGA, VHDL & Co. ·Christian Armbruster · ·13 Antworten

  • Thread

    Simple Frage zu "downto"

    Hallo, kurze Anfänger-Frage: gibt es einen Unterschied zu folgenden Anweisungen: 1) xout(15 downto 0) <= xin_r; 2) xout(15 downto 00) <= xin_r; In Codeschnipseln findet man mal die eine Anweisung mit downto

    FPGA, VHDL & Co. ·simple · ·8 Antworten

  • Thread

    SPI Master_Simulation

    Hallo, zuert möchte ich sagen" bin VHDL anfänger" . Ich habe eine SPI master simuliert und ich bin mir nicht sicher ob er richtig funktioniert, ich kriege in der simulation immer bei SCLK am letzten Takt immer einen Pic ( vermute mit Reset und

    FPGA, VHDL & Co. ·Cetec Ftec · ·11 Antworten

  • Thread

    warning beim Implementieren einer State Machine

    schöne Gegenüberstellung der verschiedenen Schreibweisen. Auch der Rest vom Buch ist (besonders für Anfänger) sehr gut.

    FPGA, VHDL & Co. ·befro · ·11 Antworten

  • Thread

    einlesen einer pgm Datei

    mal. Dennoch stehe ich mächtig auf dem Schlauch. Ich weiss praktisch nicht wo und mit was ich anfangen soll. Irgendwelche Ratschläge?

    FPGA, VHDL & Co. ·Rainer Zufall · ·11 Antworten

  • Thread

    CMOS auslesen + Bildverarbeitung mit FPGA? oder doch was anderes?

    FPGAs und der Controller zu trennen. BV kann man auch mit MATLAB oer eben SCICOS machen. Und anfangen würde ich persönlich mit Video-DSPS und nicht FPGAs, die erst umständlich zu Videoverarbeitern gemacht werden müssen. Eigentich gibt es für Bildverarbeitung in FPGAs heute gar keine Anwendungen

    FPGA, VHDL & Co. ·Olskipolski · ·9 Antworten

  • Thread

    FPGA, Labview, PXI

    die Professionell mit FPGAs arbeiten benutzen LabView nicht und können mit dem screenshot nichts anfangen. Alleine wenn ich das sehe krieg ich Kopfschmerzen. Benutze VHDL dann bekommst du das in 5min hin. Oder benutz wenigstens die schematic Eingabe des Hersteller entwicklungstools.

    FPGA, VHDL & Co. ·Christof Glanzer · ·9 Antworten

  • Thread

    physikalische Realisation des falling_edge Konstrukts

    gelöst wird: Einfach das Design mit dem FPGA-Editor anschauen. Im Slice wird z.B. beim Takt ganz am Anfang ein MUX mit Clk/!CLK als angezeigt, das gleiche bei BRAMs und bei IOs. Allerdings ist das auch nur eine logische Sicht, über die physikalische Sicht wird man keine Infos finden (jedenfalls nicht

    FPGA, VHDL & Co. ·Oli · ·9 Antworten

  • Thread

    Tri-State ausgänge (XC95144XL)

    --Counter > if int_start = '1' then nimm doch mal lieber nur einen Takt für den Anfang: So wie hier beschrieben mit enables(ganz unten) http://www.mikrocontroller.net/articles/Taktung_FPGA/CPLD

    FPGA, VHDL & Co. ·Alex · ·9 Antworten

  • Thread

    NIOS-System mit PLL und diversen Speichern

    Moin moin. Ich bin mehr oder weniger anfänger bei FPGA, VHDL und arbeite mit SoPC-Builder. Mein System besteht aus NIOS II/e, SDRAM, 2x on-chip-ram, sys-id und einer custom componente. Ich hatte mein System so weit, dass es zumindest schon funktioniert

    durchzuprobieren und am Ende lief es auf einmal... Allerdings mit genau dem selben Setup wie am Anfang... Leg mal ein neues Projekt mit neuer BSP usw. an und kopier deinen C-Code neu rein. Bei mir hat es öfters geholfen... Ich hoffe das sich bei Quartus 13.1 was jetzt raus gekommen ist was geändert

    FPGA, VHDL & Co. ·Schmidtmann · ·3 Antworten

  • Thread

    PLB Peripheral ansprechen

    an den plb-bus angebunden habe, möchte ich diesen mit microblaze ansprechen. Ich bin noch ein Anfänger und weiß nicht, welche Funktion ich zum schreiben/lesen benötige. Sind neben den oben genannten Funktionen noch weitere zu implementieren? Vielen Dank.

    FPGA, VHDL & Co. ·Tim S. · ·8 Antworten

  • Thread

    EPCS Flash Controller auslesen

    Bytes werden nicht neu berechnet, aber ich glaub auch daß da ein Bitswapping MSB-LSB stattfindet. Anfangs habe ich das mit dem BlackCAT USB (http://www.embeddedcomputers.net/products/FlashcatUSB/) gemacht, mittlerweile im Serienprodukt mache ich das über Bitbang und FT232 vom PC aus. Dauert zwar ein bischen

    FPGA, VHDL & Co. ·leo · ·8 Antworten

  • Thread

    VHDL Generate

    Hallo zusammen, ich bin VHDL Anfänger daher die Frage. Ich habe einen Array von 128 Bytes. in C kann man mit einer for Schleife das Feld mit einem Byte füllen: [c] for(i=0; i<128; i++) Array[i] = data; [/c] wie geht das in VHDL

    FPGA, VHDL & Co. ·Martin · ·8 Antworten

  • Thread

    Fehlermeldung bei Synthese (Ausgabe 7 Segment)

    programmiert, die sich irgendwie nicht synthetisieren lasst. Mit der Fehlermeldung kann ich leider nichts anfangen. siehe Anhang Danke für eure Hilfe! p.s. Testen kann ich das Programm erst heute Abend zu Hause! Gruß Sigi

    FPGA, VHDL & Co. ·Siegfried · ·8 Antworten

  • Thread

    Xilinx VHDL Blinker-Programm Problem

    Frage ist immer, der Fragesteller dazu zu bewegen, überhaupt eine Simulation zu machen ;-) Als Anfänger hat man häufig keine Lust sich erst mit dem Thema Simulation auseinander zu setzten, man beschreibt ja schließlich Hardware, und da will man auch Ergebnisse in Hardware sehen ;-) Das Äquivalent einen

    FPGA, VHDL & Co. ·Alex C. · ·10 Antworten

  • Thread

    Verilog - Zähler zählt nicht richtig

    mich nun in Verilog. Ich habe einen Zähler geschrieben, der bis 9 Zählen und dann wieder bei 0 anfangen soll. In der Simulation klappt er wunderbar, aber auf dem Dev Board (Spartan 3 von Digilent) zählt er einfach bis zum Überlauf (4 Bit = 15 )und fängt dann neu an. Lass ich ihn bis 7 Zählen, klappt

    FPGA, VHDL & Co. ·Silvia A. · ·10 Antworten

  • Thread

    AVR SoC - Interface Moeglichkeiten

    Ich wuerde mit so einem Quatsch gar nicht anfangen, und den Vorschlag von lkmiller nehmen. Ein ARM Prozessor und eventl. ein FPGA am Memory Interface des Prozessors. hosentraeger

    FPGA, VHDL & Co. ·Bastler · ·9 Antworten

  • Thread

    Konkatenation in VHDL?

    wir nicht so gerne die Hausaufgaben anderer und 2. kann man mit dem Fragment der Frage nicht viel anfangen. Denn die eigentliche Operation, die zwischen vector_a und erg1 vermittelt, fehlt. Zu deinem anderen Topic. Mach doch erst mal einen Vorschlag, wie du deine Hausaufgabe lösen könntest, dann kann

    FPGA, VHDL & Co. ·Aschenbecher · ·9 Antworten

  • Thread

    Retiming benutzen?

    erstmal als nicht so riesig an. Klar, wenn du mit Chipscope (oder nenn anderen ILA) das debuggen anfaengst, dann ist es erstmal nervig, wenn die Signale nicht mehr wirklich zu denen im Code passen. Abhilfe schafft dann aber auch wieder ein Blick in die Schematics der Synthese. Dann sieht man ja was geandert

    FPGA, VHDL & Co. ·FPGA zum Spass · ·9 Antworten

  • Thread

    Board für Einsteiger

    entwerfen würde ich das wohl auch mal machen. Den Titel kann ich jedoch nicht nachvollziehen. Ein Anfänger dürfte wohl mit einem typischen eval board mehr anfangen können(die Erfahrung hast du ja selbst gemacht) und du bist auch sicher kein Anfänger mehr.

    FPGA, VHDL & Co. ·Albert F. · ·1 Antworten

  • Thread

    Risc-Processor mit 2 Clocks.

    Hallo, als Anfänger in Sachen fpga möchte ich den RISC-Prozessor von dem diesjährigen Turing-Preisträger Charles P. Thacker umsetzten und ein wenig damit spielen. Siehe hier: http://www.bottomup.co.nz/mirror/Thacker-A_Tiny_Computer

    FPGA, VHDL & Co. ·Dietmar · ·8 Antworten

  • Thread

    PCI express Core und Implementation

    noch einiges zu implementieren. Damit ist es wohl prinzipiell machbar, aber man sollte sich von Anfang an überlegen, wie man das Debugging betreibt, was für Lösungen man braucht und was die kosten. Wenn man dann vor dem nicht funktionierenden System steht und draufkommt, dass man mal einige zehntausend

    FPGA, VHDL & Co. ·Acubens · ·8 Antworten

  • Thread

    RS FlipFlop VHDL Strukturmodel

    Danke für die Aufklärung. Kennt jemand im Netz sinnvolle und für den Anfang einfache Beispiele in VHDL? Ich habe bis jetzt nur µC in C&Assembler programmiert und versuche es jetzt mal mit Programmierbarer Logic. Beste grüsse

    FPGA, VHDL & Co. ·will wissen · ·8 Antworten

  • Thread

    UART-Informationen auswerten

    Ist es so in Ordnung, dass man hier keinen Initialisierungswert für A benützen muss, d.h. zu Anfang des Programmes A:=0 setzen muss?

    FPGA, VHDL & Co. ·VHDL-Beginner · ·8 Antworten

  • Thread

    modeslim

    hallo, wer kann damit was anfangen ? # Reading C:/Modeltech_6.1a/tcl/vsim/pref.tcl # do tb_new_vhd.fdo # ** Warning: (vlib-34) Library already exists at "work". # Model Technology ModelSim PE vcom 6.1a Compiler 2005.07 Jul

    FPGA, VHDL & Co. ·chris · ·8 Antworten

  • Thread

    StartUp - chinesischer FPGA, Open Source Synthese

    MachXO und ECPx). Mit allen kleinen FPGAs der anderen Hersteller wird die NSA auch kaum was anfangen können - also alle Spartan, Artix und Cyclone Serien. Die Preise für FPGAs fangen heutzutage so bei ca. 1 Euro/Stück an, in größeren Stückzahlen auch weniger.

    FPGA, VHDL & Co. ·Franz N. · ·13 Antworten

  • Thread

    myhdl oder nmigen?

    Quantisierung. Ich würde gerne als nächstes ein paar einfache IIR-Filter generieren, hoffentlich habe ich Anfang nächsten Jahres wieder mehr Zeit. Ein Nachteil von (n)Migen ist übrigens der fehlende VHLD-Export (falls Du das brauchst). Wenn Du Interesse hast, können wir uns ja mal kurzschließen.

    FPGA, VHDL & Co. ·Markus · ·18 Antworten

  • Thread

    Teilentladungsmessung - Messsystemkonzept - Referat

    Konzept zu erarbeiten, dass natürlich realistisch von der Umsetzung her wäre und natürlich nicht von Anfang an ein "Vermögen" verschlingt. IQ ist ein Stichwort nachdem ich mal etwas suchen werde. Hochspannungstechniker sind ja meistens nicht gerade Radarentwickler (mal übertrieben gesprochen ;-) Zu

    FPGA, VHDL & Co. ·Stefan · ·11 Antworten