Suchergebnisse für "anfaenger"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum FPGA, VHDL & Co.
zurücksetzen
Zeitraum alle

3013 Treffer für anfaenger Suchergebnisse für "anfaenger"

Relevanz Datum
  • Thread

    Programmierbare Logik - Einstieg wagen?

    mit FPGA und CPLD fuer 180e, aber daas ist komplexer, und meiner meinung ist das fuer130 fuer den anfang optimal. (aber da scheiden sich die Geister)

    implementieren versuchst, dann weisst du ob du mit den kleinen CPLDs gluecklich wirst. Bevor du anfangest was zu Verdrahten, ist das sowieso der erste Schritt. Das Tool hat ein fuer Anfaenger verlockendes Schema entry. Am besten laesst du das gleich bleiben und setzt dich von Anfang an mit VHDL oder

    FPGA, VHDL & Co. ·mr.chip · ·17 Antworten

  • Thread

    Projekt ähnlich Ambilight von Philips

    Angst machen? > >Nur Kinder und Naive sagen sowas. ahso, der HF-Crack hat gesprochen. Ein FPGA-Anfänger hat selbstverständlich null Schimmer von HF und EMV. Entschuldige bitte meine Naivität...

    Meinung nach mitbringen um mit der FPGA-Entwicklung beginnen zu dürfen? Sind hier in dem Forum Anfänger einfach nicht erwünscht, oder warum muss man sich hier für seine Gedankenexperimente rechtfertigen?

    FPGA, VHDL & Co. ·Schimmelhirn · ·29 Antworten

  • Thread

    Vector Index VHDL

    alten' Wert des Index., das war die 0. Das Toggeln muss aber trotzdem gehen .?????!!!!!!. Bin am Anfang einer steilen Lernkurve. Vielen Dank, kenne Euch und weiß dass Ihr es drauf habt. Cheers Detlef

    Detlef S. schrieb im Beitrag #6766355: > Bin am Anfang einer steilen Lernkurve. Diese ist für manche nicht nur steil, sondern gerät regelrecht zum Looping! Heisst , man muss sich manches abgewöhnen, wie man es in einer Programmiersprache macht (Index

    FPGA, VHDL & Co. ·Detlef _. · ·21 Antworten

  • Thread

    Ethernet GMII

    auch mal im PHY den internen Loopback anschalten und schauen, ob der Empfänger wiederum damit was anfangen kann.

    >mal im PHY den internen Loopback anschalten und schauen, ob der >Empfänger wiederum damit was anfangen kann. Die Idee ist ganz gut leider hat das Board keine sinnvollen Ausgaben. Nur vier LEDs, Einen Seriell zu USB, dessen USB Treiber bei mir nicht so richtig läuft. Da ist noch etwas im Argen.

    FPGA, VHDL & Co. ·René D. · ·49 Antworten

  • Thread

    lwIP UDP zu langsam

    MHz Taktrate. Also theoretisch müsste er das stemmen könnnen. Und das mit dem printf musste ich anfangs auf sehr schmerzliche Weise feststellen, wo ich völlig geistesabwesend nach JEDEM Paket ein printf gesendet habe und mich gewundert habe, warum da nahezu gar nichts passierte. Der printf-Befehl alle

    Prozessor mit der Uebertragung ausgelastet ist, muss DMA her, >> würde ich allerdings gleich von Anfang an machen. > > Kann die MAC hier DMA-Master sein? Sonst gibt es vielleicht etwas im MAC > driver. > Master ist immer der DMA-Controller. Der MAC holt sich die Daten typischerweise aus dem

    FPGA, VHDL & Co. ·Alex Weiß · ·23 Antworten

  • Thread

    einstellbaren 48-52kHz Sinus erzeugen,

    >Ich würde das etwa so anfangen: >http://www.lothar-miller.de/s9y/categories/31-DDFS >Ein Schritt weiter ist dann, das daraus gewonnene Sinussignal in eine >PWM einzuspeisen und mit einem RC-Glied zu filtern: >http://www.lothar-miller.de

    Leider bin ich auch nur mit der halben Wahrheit rausgerückt... Die Erzeugung des Signals ist nur der Anfang. Das Sinussignal soll ein DUT speisen und anschließend wieder zurück zum FPGA-Board auf die vorhandenen AD-Wandler. Dann würde ich gerne das Spektrum analysieren. Ein FFT-Core dafür hab ich sogar

    FPGA, VHDL & Co. ·Jonas B. · ·56 Antworten

  • Thread

    Artikel zur historischen Entwicklung "how the fpga came to be"

    Meine Erfahrung mit einem Vektorgrafikterminal vom Anfang der 70er hatte ich schon hier beschrieben: https://www.mikrocontroller.net/topic/432457#5101175 aber das hatte schon einen digitalen Bildspeicher, nur die einzelnen Zeichen waren Vektorgrafik.

    how-the-fpga-came-to-be-part-3/ dieses war der zweite Streich, doch der dritte folgt sogleich. Jetzt geht es um die Anfänge bei MMI

    FPGA, VHDL & Co. ·Christoph db1uq K. · ·31 Antworten

  • Thread

    AD-Wandler mit VHDL verwenden

    Naja, ich denke, wenn man Anfänger ist, dann sucht man halt auch für die "einfachsten" Dinge nach Beispielen . . . Ist doch auch okay . . .

    anliegen. Geht natürlich auch kompakter, hab aber extra mal den Cast einzeln gemacht, damit man als Anfänger eher sieht, was passiert.

    FPGA, VHDL & Co. ·Eslon · ·52 Antworten

  • Thread

    Kette von sync. DFF => Latches?

    synthetisierbarem VHDL nix zu suchen. kann man so nicht sagen. Gerade ein wait until rising_edge am process Anfang kann man sehr gut benutzen, um (synthetisierbare) prozesse ohne sensitivity list zu schreiben.

    VHDL nix zu suchen. >kann man so nicht sagen. Gerade ein wait until rising_edge am process >Anfang kann man sehr gut benutzen, um (synthetisierbare) prozesse ohne >sensitivity list zu schreiben. Die ja gerade bei getakteten Prozessen so wahnsinnig komplex ist.

    FPGA, VHDL & Co. ·Queck Silber · ·34 Antworten

  • Thread

    FPGA - Programmer

    Free-shipping-ALTERA-FPGA-EP2C5T144C8N-fpga-board-USB-BLASTER-fpga-development-board-fpga-altera-board/793643076.html?recommendVersion=1 Weis jemand ober der gut ist und man was damit anfangen kann? Oder hat vll jemand für mich eine andere Empfehlung? Danke und Lg, Tropaion

    Digitaltechnik (Logikschaltungen) solltest du dich gut auskennen, sonst müsstest du beim Urknall anfangen müssen. Hast du ein Oszilloskop? In "meiner FPGA-Welt" (Hardwareentwicklung) ist das das wichtigste Gerät überhaupt. Was eigentlich in einem FPGA drinsteckt und was nicht, sollte dir eher früher als

    FPGA, VHDL & Co. ·Fabian P. · ·17 Antworten

  • Thread

    Spartan 3 Configuration

    @Johnsn >Was hat es mit dem SYNC-Wort auf sich bzw. ist das optional? Das steht ganz am Anfang der eigentlichen Konfigurationsdaten. Das FPGA sucht danach, erst dann begint der Ladevorgang. Sämtlicher Müll der davor in FPGA gestopft wird geht nach dev/null. >Wenn das FPGA mit den zusätzlichen

    müsste auch funktionieren. Tut sie aber leider noch nicht. Der Druck zeigt die gesamte Routine von Anfang bis Ende (gut an den Startup-Clock Zyklen zu erkennen, während die Daten auf LOW sind). Fällt dir daran noch irgendein Fehler auf (die Pegel wurden direkt am FPGA-Pin gemessen)? mfg Johnsn

    FPGA, VHDL & Co. ·Johnsn · ·36 Antworten

  • Thread

    Universal LCD+Input Modul mit MachXO2

    Ja, sollte eigentlich problemlos machbar sein. Ich würde für den Anfang das Evalboard von Lattice empfehlen [1]. Wenn doch irgendwas am Pinout nicht passt, läßt sich das mit einfachen Mitteln korrigieren. Duke P.S.: Die Idee kam hier letztens auch auf, aber inzwischen

    das jetzt klar, was ich will? Was ich noch überlege, ist ob ich am Display wieder bei Zeile #1 anfange, oder wie bereits vorher gesagt an der nächsten Zeile weiter schreibe, wo der Bildschirmzeiger stand und erst beim nächsten Bildaufbau der obere Teil des aktuellen SRAM's ins Display übertragen

    FPGA, VHDL & Co. ·Markus W. · ·55 Antworten

  • Thread

    FPGA Board für einfache Versuche

    Prof. bekommt man die auch (sonst nicht). Was Du dann aber mit den mitgelieferten CPLD Board anfängst, weiß ich allerdings nicht. Gruß, Thomas

    > Was Du dann aber mit den mitgelieferten > CPLD Board anfängst, weiß ich allerdings nicht. ->uns schicken - wir haben Verwendung in der Lehrlingsausbildung dafür... ;-)

    FPGA, VHDL & Co. ·Jonas Lerchner · ·19 Antworten

  • Thread

    SPI und Spartan3

    meinen Code als Anhang beigefügt. Bitte lacht euch darüber nicht tot, bin noch ein blutiger VHDL-Anfänger. Über jede Art der Hilfe bin ich sehr dankbar! Dank euch im Vorraus. Gruß Alex

    Hallo, dann kann ich Dir nur die Appnote's von Xillinx empfehlen als Anfaenger hast du dir ein harten Brocken ausgesucht. Gruß, Dirk

    FPGA, VHDL & Co. ·Alex · ·19 Antworten

  • Thread

    CPLD und AVR Kombo (Logic Analyzer)

    sehr. Nur leider verliere ich die Übersicht dabei :-/ ICh meine, ich würde wirklich bei "Null" anfangen. Nach meinem Geschmack sind das zu viele ICs drin, zu viele Unsicherheiten. Sonst, viel spaß bei dem Projekt, und falls was ist - fragen! :-) Konstantin

    Projekt arbeiten werde. Ich wollte es nur erwähnt haben da ich nach meiner Recherche bei Atmel, anfangs hyperoptimistisch, so ziemlich enttäuscht wurde. Eventuell solltest du mal bei AVRFreaks suchen, dort hatte ich ähnliche Meinungen zum AT94k gelesen. Gruß Hagen

    FPGA, VHDL & Co. ·ope · ·45 Antworten

  • Thread

    Welches FPGA-Board? Zynq eher ungeeignet für mich? Nexys4? Arty?

    , dass der Lerneffekt wesentlich größer ist, wenn ich mit einer Breadboard-Variante und Gebastel anfange, anstatt mir ein teures Board mit allem schon dran zu besorgen? Danke!

    dass der Lerneffekt wesentlich größer ist, wenn ich > mit einer Breadboard-Variante und Gebastel anfange, anstatt mir ein > teures Board mit allem schon dran zu besorgen? Definitiv, ja.

    FPGA, VHDL & Co. ·Emil G. · ·18 Antworten

  • Thread

    Integerzahl stellen abschneiden

    Fellap schrieb im Beitrag #3495759: > Ich habe Eingangssignal, das anfangs paar Sekunden > eine konstante Frequenz hat. Und von diesem Eingangssignal moechte ich > gerne die Periodendauer bestimmen. Und wenn man anstatt eine Periode, > mehrere Perioden misst, dann wird

    lassen? Achim S. schrieb im Beitrag #3495832: > Fellap schrieb: >> Ich habe Eingangssignal, das anfangs paar Sekunden >> eine konstante Frequenz hat. Und von diesem Eingangssignal moechte ich >> gerne die Periodendauer bestimmen. Und wenn man anstatt eine Periode, >> mehrere Perioden misst, dann

    FPGA, VHDL & Co. ·Fellap · ·40 Antworten

  • Thread

    Kamera über Camera Link an Virtex-5 FPGA anschliessen

    solcher Zyklen, bis der sich auf das Frame Signal synchronisiert hat. Das ist recht einfach. Am Anfang hat mich nur die verdrehte Bit-Reihenfolge etwas genarrt.

    Christian R. schrieb im Beitrag #2204699: > Am Anfang hat mich nur > die verdrehte Bit-Reihenfolge etwas genarrt. Ja das ist nervig! Ich sass hier auch etwa eine Woche bis mir das BitSlip signal auffiel und ich endlich meinen stream synchronisieren

    FPGA, VHDL & Co. ·Trebron · ·29 Antworten

  • Thread

    FPGA einstieg

    XILINX Spartan3E Starter Kit jetzt vor mir liegen! nun, jetzt weis ich nicht so recht wo ich anfangen soll... ich hab mich hier und da schon ein wenig in VHDL&Co. eingelesen, aber was ich suche ist ein Tutorial, indem der genaue vorgang der entwicklung beschrieben ist. also auch wie ich die ISE

    Muss es denn zum Einstieg gleich VHDL sein ? Waere nicht der schematische Zugange fuer den Anfang besser ?

    FPGA, VHDL & Co. ·Ephi · ·23 Antworten

  • Thread

    LED-Zähler mit Xilinx CPLD

    Hallo, für ein größeres Projekt möchte ich erstmal etwas kleiner Anfangen: Also in ein Xilinx CPLD 9536 oder 9572 soll ein 8-Bit Binärzähler rein. Die 8 Bits sollen direkt eine Low-Current-LED antreiben. Eingangssignale: -Clock -Reset Ausgang: -8*LED Dieser

    hinzufügen musst. Am besten Du liest Dir mal das hier durch, da steht alles drin, was Du für den Anfang wissen musst: http://www.xilinx.com/publications/products/cpld/logic_handbook.pdf

    FPGA, VHDL & Co. ·Holger · ·32 Antworten

  • Thread

    PAL Kopieren

    Datei wird im selben verzeichn is wie die .exe gespeichert.) und nun sollte das "auslese Gerät" anfang zu blinken. -So die erstellte Datei mit Wincupl öffnen und compilieren. -Ich habe ein TL866 EEprom Brenner, damit das erzeugt *.bin auf den ziel GAL-Brennen -den Gal in das "auslese Gerät"

    ******************************** Das ist das was ich habe... ich hoffe Du kannst damit etwas anfangen. LG aus Berlin Torsten

    FPGA, VHDL & Co. ·Mario R. · ·59 Antworten

  • Thread

    Grundlagenbuch Digitaltechnik/FPGA

    fpga anfänger schrieb im Beitrag #4225565: > Werktätiger schrieb: >> fpga anfänger schrieb: >> >>> ich bin auf der Suche nach einem guten Grundlagenbuch zur Digitaltechnik >>> speziell zum Aufbau von CPLDs

    Am Anfang muss investiert werden. Lehre Studium und Bücher. Ist der Entwickler erstmal auf dem Holzweg, wird es schwer ...

    FPGA, VHDL & Co. ·fpga anfänger · ·9 Antworten

  • Thread

    Open Source FPGA-IP-Core in VHDL

    da es Formaler ist als Verliog. Mercedes, BMW &co : Wo ein aufhört zu arbeiten, andere wird anfangen. Es geht nicht darum eine fertigen Produkt zu herstellen sondern dem Menschen ermöglichen den Weg einfacher zu machen chips zu herstellen. Das würde die FPGA preisen senken und was noch wichtiger

    ich nichts davon,sind sie nur pads? in VHDL. Könntet Ihr mir iregendeine weg weisen wo ich anfangen kann, irgendeine essay, buch mit beispielen, einen Link vielleicht. Ich muss mich auf jeden fall mehr mit Floor planing beschäftigen glaube ich. Vielen Dank nochmals

    FPGA, VHDL & Co. ·Urshanabi Ep · ·23 Antworten

  • Thread

    4, bzw. 16 verschiedene Zufallszahlen

    vermeiden sollte. Wenn ich mich richtig entsinne hatte er darauf auch eine Empfehlungsliste für Anfänger (keine Variablen verweden sondern nur Signale, nur synchrone Designs bauen, nur einen Takt verwenden, Eingänge einsynchronisieren, ....) Wenn du dich an die Liste hältst vermeidest du wahrscheinlich

    #4338881: > Wenn ich mich richtig entsinne hatte er darauf auch eine > Empfehlungsliste für Anfänger Ach, du meinst meine "Postulate". Ich traue mich nicht mehr, sie laufend zu wiederholen... ;-) Einfach mal die Suche anklicken: https://www.mikrocontroller.net/search?query=postulate&forums[

    FPGA, VHDL & Co. ·Thomas Gürster · ·35 Antworten

  • Thread

    openMSP430 implementieren ohne Verilog Kentnisse - machbar oder zu komplex?

    auch schnell erfasst, wenn man schon VHDL kennt. Wie schon gesagt könntest du ja ansonsten für den Anfang mit einer etwas einfacheren VHDL-CPU anfangen Duke Scarring schrieb im Beitrag #4449511: > Bevor sich hier jetzt jeder meldet, er kenne auch einen Softcore z.B. der ZPU.

    Blinkyblinkyhelloworld auf 'nem FPGA-Board sind zwar fein und motivierend, aber letztendlich muss man ganz klein anfangen, sonst wird das nix.

    FPGA, VHDL & Co. ·Janos B. · ·16 Antworten

  • Thread

    ISE8.1 Projekt wird mit ISE9.1 fehlerhaft implementiert

    dass bei so komplexen Sachen den Tools alles "vorgekaut" werden soll. Deshalb habe ich auch von Anfang an Dir geraten alles strukturierter zu schreiben. Ich hoffe Du findest den Fehler und klärst uns alle auf :-) Sollte ich irgendwelche andere Ideen haben, melde ich mich. Ansonsten weiß ich nicht

    für die Grüße! :-) Was lernen wir also daraus? a) Xilinx ist voller Bugs b) hättest Du von Anfang an VHDL-DP-Ram anders beschrieben (ein Blockram pro Process, wie im XST-Guide steht), wäre es nicht passiert Es war eigentlich auch zu erwarten, ich meine, nicht umsonst gibt es Tools, die besser

    FPGA, VHDL & Co. ·Martin Kohler · ·46 Antworten

  • Thread

    CPLD Einsteiger braucht Hilfe bei der Programmierhardware

    es ist ein XC9536 und er zieht anfangs kurz über 100mA dann geht er auf 60 mA runter. Als Betrebsspennung habe ich 4,7V (Ich nutze ein altes Computernetzteil und habe einen Widerstand zur Strombegrenzung eingebaut.) Ich werde mal

    Cavorca wrote: > es ist ein XC9536 und er zieht anfangs kurz über 100mA dann geht er auf > 60 mA runter. > Aber ist das richtig? 12V programmierspannung brauche ich hier nicht? > wenn doch wo anlegen? Für die XC95xxx braucht man KEINE Extra Programmierspannung

    FPGA, VHDL & Co. ·Cavorca · ·20 Antworten

  • Thread

    FPGA / CPLD - Quartus II

    verschiedenen kostenlosen Skripttools der Firmen gleich und dann wäre es ja 'egal', mit welcher Firma ich anfange und mein oberer Absatz wäre so gut wie belanglos... Ich kann also Graphisch/Skript gleichzeitig in einem Projekt laufen lassen (wie z.B. in Quartus) und dann für entsprechende Aufgaben schauen,

    Vielen Dank für den Link! Werde wohl trotzdem mit dem FPGA-Einsteiger-Set von Xilinx anfangen. Das bietet ja schon einiges :-) Meint ihr, ich kann dann grad einen Paralell/USB-Konverter benutzen? Mein Laptop hat keine Parallel-Port-Schnittstelle... Und explizit: Mit welchen Programmen

    FPGA, VHDL & Co. ·John · ·22 Antworten

  • Thread

    FPGA per Ethernet ins Netzwerk integrieren

    hohe Datenrate wichtig. Um mir erstmal ein grundlegendes Verständnis zu erarbeiten möchte ich am Anfang erstmal klein anfangen und bspw. eine LED über Ethernet an und ausschalten. Ich habe mich mittlerweile etwas ins OSI Modelle, die Protokolle und das "Paket im Paket"-Prinzip eingelesen und bin auf

    Das hört sich ja gar nicht mal so einfach an. Habt ihr vielleicht nen Tipp für den Anfang? Weiß noch nicht so recht wo ich jetzt erstmal ansetzen sollte. Das UDP und IP-Protokoll ist ja bereits im oben genannten Link implementiert. Das wäre ja schonmal ein Anfang. Mein erstes Ziel ist

    FPGA, VHDL & Co. ·slin1404 · ·16 Antworten

  • Thread

    Logic Analyser mit Pollin CPLD Board

    Vielleicht könnt ihr was mit der Java Software anfangen: http://sourceforge.net/projects/jlac/

    Hat sich hier noch was getan? Ich möchte auch mal so langsam mit VHDL anfangen und mein Pollin Board kommt in den nächsten Tagen.

    FPGA, VHDL & Co. ·befro · ·23 Antworten

  • Thread

    Addition & Multiplikation mit FPGA

    schon. Eine for-Schleife, und jeweils eine Variable hochzählen. Allerdings würde ich das keinem Anfänger empfehlen der gerade versucht in VHDL einzusteigen - zu leicht bleibt man wieder in der schon bekannten Software-Programmierdenkweise. Überschätze aber nicht die Synthese, so gut ist die auch wieder

    Diese Beschreibung muss dann mit VHDL formuliert werden. Step by Step (uhhhh Babe, uuups, das war Anfang der Neunziger ;-) Mfg Falk

    FPGA, VHDL & Co. ·D. E. · ·58 Antworten

  • Thread

    Welcher FPGA Kit / USB Blaster für den Einstieg in 2020?

    sich nicht rumschlagen muessen, wenn man "FPGA lernt". Da hat man noch genug andere Baustellen am Anfang. Gruss WK

    Und braucht man's z.B. beim ZX80 Schaltbild, IC18 in der SYNC Erzeugung? Kann man das als FPGA Anfaenger abschaetzen? Ok, hier ist's leicht: CLK liegt festgezurrt auf High. Und jetzt? Gruss WK

    FPGA, VHDL & Co. ·Michael · ·24 Antworten

  • Thread

    Allererster Versuch - Frequenzteiler

    schlauer wie das mit Clock Enable gehen sollte. Ernsthafte Frage: Sollte ich das als blutiger Anfänger vielleicht erstmal links liegen lassen und es so lassen wie vorher? Ich will mich nicht in Details verrennen und mit dem halben Takt könnte ich durchaus leben. Gruß, Norbert

    Norbert S. schrieb im Beitrag #2597580: > Ernsthafte Frage: Sollte ich das als blutiger Anfänger vielleicht > erstmal links liegen lassen und... Ich hab hier mal ein bissel mitgelesen und finde, daß die Leute, die dir ihre Ratschläge geben, damit nicht gerade pädagogisch umgehen. Beispiele

    FPGA, VHDL & Co. ·Norbert S. · ·41 Antworten

  • Thread

    Effektivwertberechnung

    : in dem Bild passt noch einiges nicht zusammen. 1. Warum werden 30 Bit deserialisiert, wenn am Anfang der Kette nur 14 Bit eingespeist werden? 2. Warum sind nach dem Deserializer immer noch LVDS-Signale? Gehst du da parallel mit LVDS ins FPGA? Das bäuchte aber einige Pins: 20 Kanäle *30 Bit *2 LVDS

    , Zeiten und Attribute... Ich sage: etwa 5% sind synthetisierbar. Oder andersrum: hole 100 Anfänger und gib ihnen ein VHDL-Buch. Dann lass sie eine Ampel programmieren. Und dann wirst du bestenfalls 5 Beschreibungen bekommen, die es über den Simulator raus schaffen. Eher weniger!

    FPGA, VHDL & Co. ·Martin Reizing · ·26 Antworten

  • Thread

    FPGA im FPGA nachbilden

    gekommen. Ich konnte nur einfache (übersichtliche) Sachen machen, wie Zähler, shifter und so. Anfangen würde ich bei einem Blatt Papier und viel Phantasie :-) Grüße, Kest

    einem Quadrat aus Cross-Bar-Punkten darum. Das skaliert also nicht. Eventuell aber trotzdem ein Anfang um ueberhaupt irgendwas zu haben. j.

    FPGA, VHDL & Co. ·Michael N. · ·23 Antworten

  • Thread

    Daten per Ethernet übertragen

    Vielleicht hiermit anfangen: http://www.fpga4fun.com/10BASE-T.html ?

    @ Ronny: Glaub nicht, dass es sowas gibt, bzw. was man damit anfangen sollte. Du müsstest ja ein ganzes Paket an Daten rausschiscken, da deine RS232 immer nur 8 Bit sendet. Also Startbit, 8 Datenbits, Parity usw... Das heisst, du bekommst keinen durchgängingen

    FPGA, VHDL & Co. ·Michael · ·34 Antworten

  • Thread

    Noise Shaper in VHDL

    durchführen. Diesen kannst du dann stets erweitern. So siehst du, was passiert und es ist nicht direkt von Anfang an unübersichtlich. J. S. schrieb im Beitrag #7613771: > Bei deinem Excel blicke ich jetzt nicht ganz durch, vermute aber, dass > es die Quantisierungseffekte im Excel sein könnten, weil die Werte

    sinnvoll vom nächsten Formelzugriff genutzt werden. Das Resultat ist, dass die Rechnung schon von Anfang an zu schwingen beginnt, wenn man sich die ersten 5 Werte ansieht. Wenn man das aus der Sicht der Signalverarbeitung sieht, dann wird die eigentliche Formel durch das Excel "abgetastet" und die

    FPGA, VHDL & Co. ·Jens W. · ·62 Antworten

  • Thread

    Digitales Mischpult mit FPGA

    synchronisieren. Der SCK sollte als echter Takt im FPGA nicht benutzt werden, Clock-Domain-Crossings sind als Anfänger eher frustrierend. Allerdings solltest du dir noch überlegen, wie die Koeffizienten eigentlich ins FPGA kommen ;)

    Hardwareanbindung in Hardware und die Signalverarbeitung als Softcore-CPU laufen lassen. > und ob so etwas als Anfänger möglich ist? Klar. Allerdings bist du, wenn das dann läuft, garantiert kein Anfänger mehr. Auch die Lernkurve ist ziemlich steil... > Bei geplanten 48kHz müssten es also ca. 75 MMAC´s sein. Da

    FPGA, VHDL & Co. ·Tobias · ·14 Antworten

  • Thread

    FPGA austauschbar?

    Speedgrade und/oder Industrialtype raus oder nicht. Ich denke, Du solltest mal eine Stuffe darunter anfangen: mit Transistoren ;-) Die Idee mit FPGAs im Sockel ist nicht neu und wird gar nicht mehr für ernst genommen, weil eben ein Sockel viel teuerer als ein FPGA sein könnte. Wenn es dann nun gar nicht

    finde die Beitraege ja gut, aber teilweise klingen sie doch recht arrogant - ich habe direkt am Anfang zugegeben, dass meine praktischen Kenntnisse mit dem FPGA nicht die besten sind, jetzt urteilen hier einige ueber ein Forschungsfeld das sie nicht mal kennen. Nicht boese gemeint!

    FPGA, VHDL & Co. ·Sven K. · ·54 Antworten

  • Thread

    ExtremeDSP

    @Daniel Mit "einigermaßen gut" meinte ich, dass wir keine Anfänger mehr sind und schon einige Erfährungen mit CPU´s in VHDL gemacht haben, wenn auch noch keine selbstentwickelte dabei war. Bis jetzt sind wir auch nur am VHDL Code und der FPGA wir erst gekauft, wenn

    Ich verfolge die Diskussion von Anfang an. Einerseits finde ich es spannend, Leuten zuzusehen, die irgendwas "Großes" vor haben, andererseits möchte ich euch meine Meinung nicht vorenthalten. Und die wäre: Sinnlos, wird nie fertig, wird

    FPGA, VHDL & Co. ·Maxe · ·18 Antworten

  • Thread

    Regelkreis

    Wer am Anfang gleich so etwas in seine Anfrage schreibt bekommt keine nützliche Antwort. Vorab: Bitte nur Fachbeiträge und keine (wenn auch gutgemeinten)Ratschläge nach der Art "Kurs besuchen, Buch lesen, ausprobieren

    Ich finde die Bemerkung am Anfang gar nicht so falsch, den Pauschale Antworten bringen ihm doch wirklich nichts. Zu oben: In FPGAs laufen - je nach Auffassung - durchaus Programme ab, zumindest FSMs lassen sich so interpretieren

    FPGA, VHDL & Co. ·Peter Rinas · ·24 Antworten

  • Thread

    ODELAY für Spartan 7? Oder nich?

    Zweifel erstmal mit einer Global Clock arbeiten und das dann falls noetig anpassen. Dann hast fuer den Anfang am wenigsten Aerger. :-)

    erstmal mit einer Global Clock arbeiten und das dann falls > noetig anpassen. Dann hast fuer den Anfang am wenigsten Aerger. :-) https://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf 114 Seiten. Verstehe nicht allzuviel. Muss mal sehen, dass ich die PLLs in Betrieb

    FPGA, VHDL & Co. ·Detlef _. · ·30 Antworten

  • Thread

    (C)PLD Anfängerfrage(n)

    Teil oft ab, wenn ich copy and paste mache. OK, vielleicht nochmal installieren. Ich wurde am Anfang gefragt, ob ich die Oberfläche vom Max II haben wolle und die hatte ich verneint. > Für Adressumsetzung ist doch aber VHDL wesentlichh einfacher, oder? Also > mir würde es in VHDL einfacher fallen

    Zeit ungern völlig abschreiben würde. Mit VHDL händisch schreiben müsste ich wieder bei Null anfangen. Kostenpflichtige SW kommt nicht in Frage, dann kann ich eher die 4A5er Chips von Lattice nehmen. Da die Variante zu funktionieren scheint, sollte die Optimierung nicht zu resourcenaufwändig sein

    FPGA, VHDL & Co. ·Santiago m. H. · ·31 Antworten

  • Thread

    "Puls" in VHDL senden

    von solchen Schweinerein wie einem Ringoszillator mal absieht). Du brauchst also einen Takt. Für Anfänger ist ein Design, das synchronisierbar sein soll, immer komplett synchron und hat genau eine Takt. Nicht mehr und nicht weniger.

    gezählt wird. >Ich wollte keinen clock nutzen Theoretisch Möglich, aber definitiv nix für Anfänger

    FPGA, VHDL & Co. ·Ihevf · ·19 Antworten

  • Thread

    Adresslatch für AVR in CPLD fehlerhaft?

    Das Problem mit dem ALE eines AVR in Verbindung mit einem FPGA hatte ich anfangs auch. Habe aber gelernt: "Erst lesen, dann machen". Sieht man sich die Timings des AVR an, stellt man fest, dass es nicht einfach ist, auf die fallende Flanke von ALE zu synchronisieren, weil die

    mit Adapterboard war eine Katastrophe. Jedenfalls programmtechnisch muss es so funktionieren. Anfangs hatte ich auch eine Kombination AVR<>CPLD (Altera). Da hatte ich einfach einen globalen Clockeingang des CPLD an das Signal ALE angeschlossen. Das war natürlich die einfachste Lösung als Anfänger

    FPGA, VHDL & Co. ·A. N. · ·30 Antworten

  • Thread

    PC - PCIe - FPGA

    was gebaut, was "einfach" DDR2(?)-RAM, was extern am Spartan6 hing, zum PC "durchreichte". Was am Anfang etwas genervt hatte: Wenn man das FPGA-Design via JTAG neu geladen hatte, dann erschien das erstmal nicht mehr auf der PC Seite - gab aber irgendeinen ziemlich simplen Kniff, wie man das fixen konnte

    Randbedingungen laesst sich das schwer sagen, aber man >kann typischerweise mit der Gratisloesung/Refdesign anfangen. Dann lege ich mal das constraint fest: PCIe Gen2 :)

    FPGA, VHDL & Co. ·Eho C. · ·17 Antworten

  • Thread

    VHDL Grundlagen : zwei Prozess Methode

    Also ich fand gerade als Anfänger die 2 Prozess Methode sehr angenehm, da sie viele Fehler, die man sonst so machen könnte ausschließt. Man muss sich natürlich ziemlich stoisch daran halten, aber ich fand es angenehm. Sowohl was

    Beitrag "Variable vs Signal" Der Gaisler weiss halt was er tut wenn er Variablen benutzt, ein Anfänger nicht. Und gerade einer der sich VHDL erschliesst in dem er es stur damit vergleicht was ein Konstrukt gleichen namens (bspw. variable) in C bewirken würde, ist noch zu 100% auf Anfängerlevel.

    FPGA, VHDL & Co. ·chris · ·39 Antworten

  • Thread

    Uhr Beschreiben

    vertraut gemacht habe, möchte ich neben dem VHDL lernen an sich, auch nebenbei ein kleines Projekt anfangen. Für den Anfang hätte ich da an eine Uhr gedacht. Leider bin ich noch nicht so mit der Herangehensweise der FPGA Entwicklung vertraut. Ich habe mir das jetzt grob so überlegt. Mir stehen 4 7-Segment

    der gemultiplexten 7-Segment Anzeige gemacht, und vermutlich alles falsch gemacht, was man als Anfänger nur falsch machen kann :-). Der Code ist im Anhang.

    FPGA, VHDL & Co. ·Flo · ·22 Antworten

  • Thread

    VHDL erlernen

    hallo, ich will vhdl lernen! aber bevor ich anfange mein buch aufzuschlagen, möchte ich ein programm auf dem pc haben, mit dem ich vhdl programmieren kann. damit ich gleich mit schreiben kann und so es besser lerne! was für eine software empfehlt

    homer schrieb im Beitrag #1929918: > aber bevor ich anfange mein buch aufzuschlagen, Nimm "VHDL-Synthese" von Reichardt&Schwarz > aber bevor ich anfange mein buch aufzuschlagen, möchte ich ein programm > auf dem pc haben, mit dem ich vhdl programmieren

    FPGA, VHDL & Co. ·homer · ·21 Antworten

  • Thread

    Was mache ich nur mit den Xilinx XCS20 ?

    Verilog kann. ABEL und kryptische Schaltsymbole wurden verwendet als Verilog/VHDL noch in den Anfängen steckten. Wie auch immer - ich suche jetzt nach einer Freeware, die eine Konvertierung von VHDL/Verilog code in eine durch die Version 4 unterstützte Beschreibungssprache umsetzt. Ein mir bekannte

    www.mikrocontroller.net/topic/144351 Wenn Du aber interessiert bist, gehe ich davon aus das Du damit auch was anfangen kannst ? Gruß, Thaala

    FPGA, VHDL & Co. ·THaala · ·14 Antworten