-
Thread
RapidSilicon und chipnexus.ai
. Zum Vergleich: Claude hat mir gestern einen Testbildgenerator (Farbbalken) in VHDL für den TI TFP410 gebaut, 12-Bit-Dual-Edge-Modus – und das Ding läuft wirklich. Der HDL-Support in Codex und Claude Code ist inzwischen ziemlich brauchbar. Für meine FPGA-Arbeit sehe ich momentan keinen Grund, für
) probiert. Drei aufgaben - AXI streaming UART - avalon master/slave IP zu AXI konvertierung - TFP410 Testgenerator für die hat AI brauchbares code erzeugt. Und unsere FPGA Leute verwenden Codex auch erfolgreich.