-
Bild
Fraktal-Darstellung
mandel-4.png
-
Bild
Geöffnete Batteriefächer von Digitalmultimetern und deren Verpackung
METER MANUAL RANGING MODEL ADM 10A DIGITAL MULTIMETER BACHER GmbH Sendlinger Straße 64 - 8000 München 2 TEL. (089) 26 50 94 Telex 5 214 627 MODEL ME-530 ME-530 DIGITAL MULTIMETER DCW 5mV Typ BATTERY 9V/6V SOLAR MADE IN JAPAN DIGITAL MULTIMETER JAPAN
-
Bild
Ausschnitt eines PCB-Layouts
nettie4.PNG
-
Bild
PCB-Layout einer Leiterplatte mit Schaltern und Testpunkten
H1 H2 SW11 SW14 SW17 SW7 SW8 SW15 SW13 SW16 TEST H6 H7 SW12 SW5 H5 SW9 SW10 SW19 SW20 SW3 SW4 SW6 SW21 SW2 SW5 SW22 H4 H3
-
Bild
Hand hält MPX-Coder Gehäuse mit Bedienelementen
MPX - CODER L/R lk/est EXT PRE on/off NF est OVERL MPX ON
-
Bild
Metallteile und Halterungen
Vernickelt-4.jpg
-
Bild
Bestückte Leiterplatte eines Netzteils
2.8VA 50 - 60Hz Sec: (9-7) 12V 233mA/Acc Pri: 1-5 230Vac www.block.eu BLOCK 10 Sec 10uF 63V 105°C VENT 10uF 63V 105°C VENT 10V 50V
-
Bild
Foto einer selbstgebauten Leiterplatte mit Lötstellen
Ausgang Eingang USB Tester 1.0-40mA
-
Bild
Layout eines LED-Testers
LED Tester 0,5-40 mA Trafo 12V, 2,8VA 12,34V 3W, 12 1000uF LED Tester 0,5-40 mA 0,5 mA 1,5 mA 2,0 mA 5 mA 10 mA 17 mA 20 mA 25 mA 30 mA 40 mA Drehschalter Eingang 12 Stufungen
-
Bild
Schaltplan eines ESP32-basierten Geräts mit SD-Karte und Batterie
Spannungsregler, OMT-125H 0.75A, F1, S1, VBATT, ESP32, EDP_RST, EDP_EN, EDP_SCK, EDP_CS, GND, 3V3, E-Paper HAT, SD-Karte, SD_CS, SD_MOSI, SD_MISO, SD_CLK, SD_CD, R14, ESP32-WROOM-1, INPUT, USER_BUTTON, ADC, ADC_ENABLE, Schaltplan v13, 15.12.2025 17:58, Sheet 1/1
-
Bild
-
Bild
Leistungsverstärker mit großen Kühlrippen
POWER Weller
-
Bild
-
Bild
Schaltplan einer digitalen Schaltung mit Logikgattern
VDD U1 4060 32 Hz C1 100n R2 1.30k R3 680k CLR VSS R4 120k U2D 4011 Q12 Q13 Q14 Q10 Q11 Q12 Q13 Q14 Q15 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 Q16 Q17 Q18 Q19 Q20 Q21 Q22 Q23 U2C 4011 SW25 R1 12k 1N4448 D25 1N4448 D26 U2A 4011 EN Q0 bis Q23
-
Bild
Oszilloskop-Messkurve eines digitalen Signals
Tek Ready M Pos: 5.00us TRIGGER Type Edge Source CH4 Slope Rising Mode Normal Coupling DC 4 CH4 1.00V M 2.50us <10Hz
-
Bild
Oszilloskop-Messkurve eines Signals
Tek Ready M Pos: 5.000us TRIGGER Type Edge Source CH4 Slope Rising Mode Normal Coupling DC 4 CH4 1.00V M 2.50us <10Hz
-
Bild
Elektronikkomponenten auf Holzbrett
Ethernet Switch
-
Bild
3D-Modell eines Gehäuses mit Anschlüssen
Gehaeuse4.png
-
Bild
Nahaufnahme einer Leiterplatte mit elektronischen Bauteilen
450V (M) 105°C 1GW 102 381 5102 223 222 2203 101 195 S 3M
-
Bild
Nahaufnahme einer Leiterplatte mit Bauteilen
IC2 Q2 IC4 A20 MOC3063 V6190 TV8 R6
-
Bild
Verschiedene analoge Messinstrumente auf Holztisch
A mA 300 400 100 0 A 20 40 60 120 uA AEG % 50 100
-
Bild
-
Bild
Innenansicht eines Netzteils mit Leiterplatte und Verkabelung
FS-SL01 NO:20180511 C1 2UF/275VAC OUT L OUT N R1 3.30K 1W CON1
-
Bild
CAD-Ansicht einer Leiterplatte
Bild_4.png
-
Bild
Technische Zeichnung von drei Spulen
Isometrische Ansicht Maßstab: 1:2 (188.25) (106.25) (104.25) (68.25) (70.25) Spule 2 Spule 3 2 2.995 2 2.995 2 2.995 Spule 1 28.25 R0.1 30.25 80 Draufsicht Maßstab: 1:2 28.25 R0.1 28.25 R0.1 Spule 2 Spule 3 30.25 30.25 38 20 Variante 1: 0,1mm² Variante 2: 0,05mm²
-
Bild
Schaltplan einer Stromregelung mit Transistoren
IC20A +12V Sollwert Strom 0...0,4V TL072 1K5 R140 GNDA -12V 4K7 C84 R142 4,7nF R137 330R Q6 BC856 Q7 B E 3 1 TIP120 T6 2 R141 0R2 Prüflast R139 2K D11 1K R138 +5V 5 3 +24V K4B 4 GNDA
-
Bild
Gehäuse eines elektronischen Geräts
4_Oben.jpeg
-
Bild
C++ Quellcode in einer Entwicklungsumgebung
MyForm.cpp #include "MyForm.h" using namespace System; using namespace System::Windows::Forms; [STATthreadAttribute] void main(array<String^>^ args) { Application::EnableVisualStyles(); Application::SetCompatibleTextRenderingDefault(false); $safeprojectname$::MyForm form; Application::Run(% form);
-
Bild
Transformator mit Beschriftung und Kabeln auf Holzuntergrund
45-37-001-4A AC 230V 50Hz Thermosicherung eingebaut
-
Bild
Ausschnitt eines PCB-Layouts
Net-(D3-K) Net-(LED1) GND 1 Net-(D2-K) 2 Net-(R37-Pad2) 2 GND Net-(K) 6 5 Net-(D3-K) 4 Net-(D1-Pin2) 2 +12VDC 2 +12VDC 1 GND Net-(D4-E) 2 Net-(D1-A) 2 Net-(D1-Pin2) 1 GND 2 GND 1 GND Bat. KL1
-
Bild
Verdrahtung einer Leiterplatte mit Relais und Kabeln
SWIFTUSE 125C 600V F1 B1 B2 GND HFV7-P 012-HST 85 F4 86 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95
-
Bild
-
Bild
Modellbahnanlage mit Weichen und LED-Beleuchtung
ON TEST 1 8.8 SWITCH VOLTAGE 2 3 4 5 6 7 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
-
Bild
Fliege auf einer glatten Oberfläche
foto4.jpg
-
Bild
Software-Interface zur Validierung eines Laufwerks
CALIBRATING ValiDrive ? Validated Read Error Write Error No Storage Reading Writing 531 Stop
-
Bild
Barcode auf Verpackung
72-2770388-CECHK04
-
Bild
-
Bild
Blaues Etui auf Holztisch
sw_4.jpg
-
Bild
Nahaufnahme einer grünen Leiterplatte mit elektronischen Bauteilen
R+, M-, D12, SS, SS, 916, 916, L1, 560, D1, 916, Q6, R7, U1, D2, C2, R1, R2
-
Bild
Drei transparente Relais
Relais_4.jpg
-
Bild
Schaltplan mit LM567 und ATtiny85-20P
J1 Eingang direkt, J2 Eingang entkoppelt, C3 1µ, R2 4k7, RV1 10k, TIM_R, TIM_RC, GND, C6 470n, C4-2 100µ, C4-1, U1 LM567?, VCC, OUTPUT, LP_FLT_C, OFLT_C, R1 20k, +5V, J3 Ausgang, C2 22µ, C1 47µ, U2 ATtiny85-20P, RESET/PB5, XTAL2/PB4, XTAL1/PB3, PB2, PB1
-
Bild
-
Bild
LED-Leiterplatte mit violettem Licht
Layout 12V 2835-LED V3.1 www.urk.de
-
Bild
Grünes 3D-Modell eines Profils oder Gehäuseteils
screenshot4.png
-
Bild
Windows Info-Fenster mit Systemspezifikationen
Info Installierter RAM 4,00 GB DDR3 Prozessor Intel(R) Atom(TM) x5-Z8350 CPU @ 1.44GHz 1.44 GHz Grafikkarte 114 MB Intel(R) HD Graphics Speicher 58 GB 28 GB von 58 GB verwendet DESKTOP-6G8562D Default string Diesen PC umbenennen
-
Bild
Bestückte grüne Leiterplatte mit verschiedenen integrierten Schaltkreisen
ST M74MC259B1, A 74L506P, ST 74MC259B1, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P, ST 74L506P, A 74L506P,
-
Bild
Schaltplan einer Mikrocontroller-Steuerung mit Netzteil
50 Hz, +9V/400mA, IC3 7805, B40C800, TRAFO EI42, 9V/500mA, 4,5VA, ST11, Netz 2, 470, R1, ZD1 4V7, E1 100/16, E3 2200/16, GND, +5V/100mA, BC307, R6 4K7, R5 4K7, Q1, 8.00 MHz, XTAL1, P00, P01, P02, P03, SCLK, P04, XTAL2, P05, P06, P07, IC2 2803, IN1 bis IN8, OUT1
-
Bild
Oszilloskop-Screenshot eines digitalen Signals
RIGOL T'D H 200us 1.00GSa/s T D -600.000000us T 1 840mV Horizontal Period Freq Rise Time Fall Time +Width -Width Utility IO Setting Sound Language English Pass/Fail Record System Rise<34.0us Fall=82.0us Freq=***** 1 = 2.00 V 2 = 1.00 V
-
Bild
Buchcover Operationsverstärker von Joachim Federau
Joachim Federau Operationsverstärker Lehr- und Arbeitsbuch zu angewandten Grundschaltungen 5. Auflage STUDIUM VIEWEG+ TEUBNER
