-
Thread
Wie viel passt in die FPGAs von Xilinx rein?
Um VGA-Signale zu erzeugen müsste ein XC9572(XL) ausreichen, für das eigentliche VGA-Timing reicht ein XC9536(XL). Für einen Prozessorkern benötigst du schon ein FPGA. Schreibe am Besten erst den Code und suche dann das FPGA oder CPLD aus,
>>für das eigentliche VGA-Timing reicht ein XC9536(XL) Was verstehst du unter VGA-Timing im Unterschied zu "VGA-Signale" ? Nach meiner Erfahrung wird ein XC9572 für eine VGA sehr knapp. Für einen VGA Text Kontroller, der also im VRAM nur die
-
Thread
XC9536 pinkompatibel zum XC9572
Moin, einfach eine kurze Frage: Ist der XC9572 im PLCC44-Gehäuse pinkompatibel zum XC9572, so dass ich ihn einfach und ohne jede Änderung in einer Schaltung austauschen kann, wenn ich mehr Macrocells benötige? Gruß, Jörn
-
Thread
Wie aussagekräftig ist die Timinganalyse
stelligen Frequenzzähler (multiplex, inkl. BCD-zu 7-Segment-Decoder und Zeitbasisteiler) in einem XC9572 zu realisieren und siehe da - mit einigen Tricks gings. Bei den Timing-Constraints kann man eigentlich alles vorgeben, was nötig ist, um es dem Fitter so einfach wie möglich zu machen. Wichtig
-
Thread
Downloadkabel
der Homepage geben, wo ich den Bauplan für diese Downloadkabel und das Downloadprogramm für xilinx XC9572 CPLDs finde. Es ist so ein ganz einfaches Kabel für die LPTx Schnittstelle am Computer, auf der anderen Seite ist ein JTAG-Anschluss. Es enthält keine weiteren Bauteile. Ich ahb schon gegoogle, finds
-
Thread
Wie überprüfen ob ein XC9536 einen Reset durchführt?
Hallo, ich habe Probleme mit einem XC9572. Der PLD ist in einer Schrittmotorsteuerung. Ab und zu gibt er ausgangszustände aus welche eigendlich nicht sein dürften. Ich habe jetzt die Vermutung das Störungen durch Schaltvorgänge auf der Platine es irgendwie bewirken das der XC9572 einen internen Reset durchführt. Wie kann ich überprüfen ob er dies tut. Im Webpack habe ich eine Option gesehen an der man einstellen kann ob alle Flip-Flops zu anfang low oder high sein sollen.
-
Thread
warum geht das nicht?
ok, jetzt hab ich den nächsten fehler :-( ich kann nix in den cpld (xc9572xl) laden :-( wenn ich was progen/erasen,... will, kommt diese fehlermeldung :-( ERROR:iMPACT:583 - '1': The idcode read from the device does not match the idcode in the bsdl File. INFO:iMPACT
wiederstand und dann error) nicht treiben sollte, sondern genau das gegenteil! :-( benutzen tue ich nen xc9572xl (xc9572xl pc44dmn0505 f1342903a 10c (genaue aufschrift)) unter xilinx webpack 7.1.0.3i
-
Thread
wer kriegt soetwas in einem cpld hin?
handvoll logikbauteilen gebaut. dann könnte man das doch auch auf einen kleinen cpld, sagen wir XC9536 oder XC9572 unterkriegen, oder?
der Typ so auf die Beine stellt. Schade nur, daß die PCI-Prototypplatinen so extrem teuer sind. Der XC9536 hat allerdings nicht genug Makrozellen, müßte schon was größeres sein.
-
Thread
CPLD und AVR Kombo (Logic Analyzer)
Dank! Ich hatte so etwas schon befürchtet. Die verfügbaren I/O waren auch der Grund zum Sprung vom XC9572 auf den CX95144. Momentan ist der Stand: * 2Stck 256k x 16 SRAM (synch/asnych steht noch nicht konkret fest wegen Preis/Verfügbarkeit). Dies benötigt ggf. 2 Adresszähler (odd/even) mit jeweils
XC9572 -> XC95144XLTQ144 -> XC95288XLTQ144 Evolution? XC95288XL10TQ144 288Macro 117I/O 10ns TQFP144 18,618 bei Darius.de Allerdings kommen wir langsam in FPGA Preis Regionen. Oder die synchronen
-
Thread
XC9572 Timing Identifikation
Hallo, ich habe hier einen XC9572 PQ100AEM0025 vor mir liegen. Leider entspricht die Bezeichnung nicht dem wie bei Xilinx angegeben. Was für ein Timing ist das? 25ns gibt's anscheinend nicht. Gibt's irgendwo eine Tabelle, wo
-
Thread
Logic Analyzer bauen
Adressraum wird schon ein 18bit Adresscounter benötigt, damit sind die Hälfte aller Macrozellen im XC9536 weg, halte es für schwierig, die restliche Logik (Triggerung...) noch mit reinzuquetschen, ein XC9572 scheint mir das Minimum zu sein.
Adressraum wird schon ein 18bit Adresscounter >benötigt, damit sind die Hälfte aller Macrozellen im XC9536 >weg, halte es für schwierig, die restliche Logik (Triggerung...) >noch mit reinzuquetschen, ein XC9572 scheint mir das Minimum >zu sein Besser wäre es, 2 oder 3 XC9536 einzusetzen. Schließlich
-
Thread
Einteiger
ich meine natürlich den XC9572 und nicht den XC9272, den gibs genau so wenig wie die XC97.
http://www.xilinx.com/xlnx/xil_prodcat_product.jsp?title=design_kit interessant. Es ist mit einem XC2C256-7TQ144 CoolRunner-II CPLD und einem XC9572XL-10VQ44 CPLD bestückt und sieht so aus: http://www.xilinx.com/products/cr2/popups/designkit.jpg :) Es ist alles dabei, sogar ein JTAG Adapter und auf
-
Thread
GAL für einsteiger
Vergiss GALs, nimm CPLDs (z.B. die von Xilinx XC97xx), dazu gibts einiges hier im Forum unter programmierbare Logik. CPLDs sind nämlich ISP, während man bei GALs ein Programmiergerät braucht. Es gibt zwar ein paar Programme für GALs im Internet
Cool-Runner von XILINX (Techn. übernommen von Philips?) benötigen ziemlich wenig Strom, ein klassischer XC9572 kann dagegen schon ziemlich "heizen", Beispiel: 7-stell. Frequenzzähler mit Zeitbasisteiler und BCD-7-Seg-Dec., Multiplexer im XC9572-15 (5V-Device) benötigt bei 200 MHz Eingangsfreq. ca. 160
-
Thread
Sind Xilinx XC95xx Eingänge sehr empfindlich?
Hallo, ich hab eine Schrittmotorsteuerung mit nem XC9572 aufgebaut. Die Schrittweite wird über 3 Jumper eingestellt. Im XC9572 habe ich die Eingänge auf 3 Flip Flops gelegt. die Flip-Flops werden mit einem 4ten Eingang getaktet. Jetzt sollte es ja so sein
der ausgangsseite der flip flops raus. Ich vermute das kommt irgendwie durch störungen die sich der XC9572 durch irgendwelche leitungen einfängt. der 5te eingang ist sogar fest mit 5Volt verbunden, allerdings über 20cm Freiflugleitung. Hat da schon mal jemand probleme mit gehabt das die eingänge jeden
-
Thread
Xilinx ngdbuild meldet logical net has no load, wo finden?
Hallo, ich bin grad an einem projekt mit nem Xilinx XC9572. Ich arbeite mit den Schmematics, leider nicht mit VHDL. Mein Schaltplan ist jetzt ca 10 DIN A0 Seiten groß, jetzt meldet ngdbulid das mein logical net 'N767' no load hat. Das bedeutet ja das irgendwo
sind schon drauf. Das mit den optimierungen abschalten klappt nicht. Dann passt es nicht mehr in den XC9572 rein, der optimiert mir schon ne menge weg denke ich. Ich werd wohl damit leben müssen. mfg Stefan
-
Thread
Einstieg programmierbare Logik
Ok danke soweit, hat schon etwas geholfen, ich denke für einige Experimente ist der xc9572 vielleicht die richtige Wahl, den jtag Adapter nach dem xilinx pdf kann ich mir ja bauen. Es ist aber ein kleines Problem aufgetreten: Also ich habe jetzt einige Zeit google nach Datenblättern
/9572.pdf
-
Thread
Parallelport im EPP-Modus
EPP-Handshake macht, funktioniert zumindest in der vhdl-Simulation schon und wird vermutlich auf einem XC9572-cpld realisiert. Die Datenrate selbst (wohlgemerkt 1MBit/s, nicht MByte/s!, d.h 125kByte/s) sollte ja kein Problem sein, ich frage mich nur, ob ich mich darauf verlassen kann, dass die Daten kontinuierlich
-
Thread
FPGA / CPLD - Quartus II
Frequenzzähler mit CPLD geeignet, schau mal auf www.dl1dsn.de , 7-stelliger Freq-Zähler 200 MHz mit XC9572 von XILINX, Platinen gibts auch welche, könnte ich rausfinden, wenns Dich interessiert, restliche Teile REICHELT. Das Design ist schon sehr trickreich (Source-Code auf der Webseite verfügbar)
-
Thread
xc9500, ps2
hallo, ich versuche mit einem xilinx xc9536 einen kleinen controller zu entwerfen welcher die seriellen daten einer ps2 tastatur intern in parallele daten wandelt und nach erhalt eines kompletten frames einen interrupt "am zielsystem" auslöst
gegeben... und siehe da... er hat genau(meistens) das gemacht was er machen soll ich verwende den xc9572-15 also die langsame 15ns version... aber diese sollte doch dazu in der lage sein mit meinem 4mhz-takt zu funktionieren, oder? gruß marcel
-
Thread
An I/O 3.3V statt 5V ?
Also ich habe das gleiche Verhalten an einem xc9536. Ich hätte auch 5V erwartet messe aber nur 3,78 V. Ist schon sehr wenig....
Bsp. XC9572 Datenblatt : Voh min = 2.4V, mehr wird nicht garantiert Einfach einen Treiber oder Transistorstufe nachschalten, wenn das nicht reicht?!
-
Thread
xilinx cpld vhdl, bad synchronous description
geschichte :) ich habe hier jetzt diesen jtag-programmer von xilinx (der mit den zwei HC125) zwei XC9536 und einen XC9572 (reichelt) und ... ... fragen: :) - was ist denn eine macrozelle? - kann ich im vhdl-code fest zuweißen welche pins meine einzelnen ports bekommen? und wenn ja, verringert das
ich da nen größeren cpld/fpga? wenn ja, wo bekomme ich diese denn her? bei reichelt gibts nur den XC9536 und den XC9572... so... *g* ich hoffe dieser text ist einigermaßen verständlich und hab hoffentlich nix vergessen gruß marcel
-
Thread
XC9572 (3.3V) Bekannte Fehler?
Coolrunnern, ist mir nicht bekannt, das soetwas passieren kann. Deshalb fiel mein Blick auf den Xilinx XC9572-XL (3.3V). Sind jemand Fehler bekannt (z.B. Versagen der Logikfunktion beim Booten oder im Betrieb) die auf das Bauteil zurückzuführen sind? Gruß Henrik
-
Thread
8Bit Grafikkarte für µC
liegen brach und konnen noch für andere Dinge verwendet werden. Allerdings sind die Makrozellen vom XC9572 verbraucht. Also einen XC95108 verwenden. Ich werde wenn mein XC95108 da ist noch einen TextModus einführen. Mfg Ulrich
ASCII Wert Speichern, das gewünschte Zeichen wird dann dargestellt. Allerdings benötigt man dann ein XC95108PC84(108 Makrozellen) der Pinkompatibel zum XC9572PC84(72Makrozellen) ist. Aber bis dahin kann es noch etwas dauern. Aber erst nach meinem Winterurlaub im April. Mfg Ulrich
-
Thread
VGA Testbildgenerator
unter http://elm-chan.org/works/crtc/report.html ist in etwa was ich auch baue, halt nur mit einen XC9572 also eine Nummer kleiner aber mit den gleichen Funktionen, und halt mit Eagle Layout, und nicht mit ABLE sondern mit einer Schematic des CPLDs. Mfg Ulrich
Mehr Speicher ist aber kein Problem. Der Code für den Xilinx kommt in den nächsten Tagen. Es kann der XC9572 oder XC95108 benutzt werden. Als Speicher benutze ich Cache aus einem alten 486er Mainboard. Dieses Board diente mir bisher als Basis. Mfg Ulrich
-
Thread
Cheaptag CPLD
Wie cpt schon gesagt hat, Blockkondensatoren!!! Ich verwende auch Xilinx XC9572XL CPLDs (allerdings die 5ns Variante im TQFP100-Gehäuse) und sie laufen stabil mit 40 MHz Clock. Die haben an *jedem* Pin mit +3.3V einen 10nF und einen 100nF Kondensator. Wenn's beim programmieren
Hat jemand ein minimalistisches zielboard mit xc9275? photos, schematics?
-
Thread
8-bit Bus: Wie geht das elegant?
Hallo, ich würde in dem Fall der Flexibilität wegen auf Programmierbare Logik (z.B. Xilinx XC9536XL oder XC9572XL) setzen. Da kannst Du nachher noch beinahe beliebig verändern (nur durch die Chipgröße beschränkt). Die Software gibt's von Xilinx, die Chips vom Reichelt (kostet sehr wenig) und
-
Thread
PWM: uC oder CPLD ?
Schiftregister oder ähnliches benötigen würde. Daher die Idee, das ganz per CPLD zu machen. In einen XC9572 passen aber gerade mal 7 PWMs. Gibt es da irgendeinen Trick um mehr PWMs unterzubringen, oder soll ich es doch besser per Software in einem uC machen ? Wiso wird für die beiden 4bit Werte eigentlich
vorallem, wenn der PWM sehr schnell arbeiten soll. Das mit dem "nicht hinkriegen" war NUR auf den XC9572 bezogen! Mit einem größeren, der genug Macrozellen hat, ist das ohne weiteres machbar (und wie ich finde eleganter als mit einem MC, aber das ist Geschmackssache). Gruß Henrik
-
Thread
GCLK und GCK bei Xilinx XC9572
Hallo, ich habe einen XC9572 mit den ich 2 unabhängige Frequenzen bis 50 MHz beobachten bzw. verarbeiten muss. Bis jetzt habe ich einfach für jede Frequenz einen normalen IO Pin mit buffer benutzt und die Frequenz erst einmal
-
Thread
programmierbare Bausteine
Hallo, vor kurzem habe ich mich zum ersten Mal mit einem CPLD befasst: dem Xilinx XC9572XL. Anfangs hatte ich relativ lange gebraucht, um überhaupt rauszufinden, was man an Hard- und Software (minimal) braucht. Schließlich hab ich mir ein einfaches JTAG-Kabel zusammengelötet, den CPLD
und kann entweder direkt als DevBoard verwendet werden (Programmierung des CPLD in PLCC44 Gehäuse - XC9536XL und XC9572XL), oder auch zur Programmierung anderer CPLDs verwendet werden, da das JTAG Interface auf Stiftleisten geführt ist! Falls wirklich jemand Interesse haben sollte und den Schaltplan
-
Thread
Auslesen von inout Pins bei Konflikt?
hi Hagen! Ich arbeite mit einem Xilinx CPLD XC9572XL und dem Webpack. Ne Schlatung mit dem Schematics Editor aufzubauen krieg ich nicht hin. Bin noch Anfänger... Aber es muss doch auch irgendwie in VHDL gehen. Sonst bringt doch der inout typ
den Ordner C:\Xilinx\doc\usenglish\de\libs\ dir die PDF's genauer an. Echte PullUps gibt bei den XC Typen nicht. Gruß Hagen
-
Thread
Sammelbestellung Xilinx CPLDs/FPGAs
Hallo Leute Also ich schau mich schon seit längerem nach Xilinx CPLDs um! Insbesondere nach XC9572 in einem Gehäuse mit mehr als den 44 Pins, da mir die XC9536 die ich hab zu klein sind. Bei Farnell gibt es die zwar kosten aber 10 - 20 Euro pro Stück. Hab heute bei Ebay mal reingeschaut und
Hi Martin, Reichelt hat den XC 9572XL in einem TQ100 Gehäuse für 4.50 im Sortiment. Der CPLD läuft mit 3,3 Volt hat aber 5 Volt tolerante I/O Pins. Gruss Jörn
-
Thread
Fehler im Code, oder am CPLD ?
Oszilloskop zwar genauso aus, aber es funktioniert nicht. Das LCD bleibt dunkel. Verwendet habe ich einen XC9536 oder 9572. Die Ausgangsspannung liegt bei gerademal 3,5-4V und nicht bei 5V wie bei der diskreten Schaltung. Ob das der Grund ist ?
-
Thread
AVR Ethernet Platine
Die Lattice Dinger kenn ich leider nicht. Ich hab mir mal ein Board für die Xilinx XC9536XL und XC9572XL gebaut (falls es dich interessiert auf www.mikrocontroller.at.tt steht mehr übers Board). Ich kenn mich ein bisschen mit der Programmiersprache Verilog aus und schreib meine Programme
Hallo, nehm doch das XC9572-7PC84C, hat 69 Pins und damit ist sichergestellt,das Du genug ausgänge hast. Gruß Marcus
-
Thread
Oszilloskop mit AVR
Einer reicht auf jeden Fall. In einen XC95108 passt ein kompletter VGA Controller. Die SRAM Ansteuerung habe ich in einem XC9572 mit 44Pins gepackt. Was haltet ihr von einer kontinuierlichen Aufzeichnung die erst kurze Zeit nach der Triggerung
Oszilloskop eigentlich kosten ? Mein 32MS 8Kanal Logikanalyser/Oszi hat rund 20 gekostet (mega8515, XC9572, 2xKM424C257, Quarzoszillator, ein paar HCMOS)
-
Thread
XC95108
Hallo, Ich hab mal ein Projekt mit dem XC9572 von Xilinx gemacht und nun würd ich es gern ein wenig erweitern. Dafür ist aber das CPLD zu klein. Ich hab gesehen, dass der XC95108 pinkompatibel zum XC9572 ist. Weiß jemand wo ich den bekomme ?
-
Thread
Ausgangsspannung bei Xilinx CPLDs
Hallo Jungs, mit einem XC9572 ist das aber nich so...Der macht konkret ~5V bei 5V VCC. Die Teile sind also keineswegs Schrott! Gruß Andreas
<mit einem XC9572 ist das aber nich so...Der macht konkret ~5V bei 5V <VCC. Hm, da passt was nix, ber der URL zu Xilinx wird die gesamte XC95-Familie abgehandelt, also auch der XC9572. Hat sich da was seit 2003
-
Thread
128kByte Ram an AVR
nicht schon ausreichen? So ein CPLD kostet ja mindestens das doppelte. Oder reicht zumindest ein XC9572? Gibt es dafür kostenlose Software und Selbstbau Programmer oder muß/sollte man sich da ein Entwicklertool kaufen? Ich danke dir für die ausführliche Antwort. Gruß Markus
Devices. Fertig compiliert passt es mit 27 Makrozellen und 34 Pins exakt in einen kleinen Xilinx XC9536XL PLCC44 oder TQPF44 rein. Bei Reichelt kannst du diesen für 1,80 Euro kaufen. Die 5V Version gibts dort auch ist aber bischen teurer. Der Addressdekoder im VHDL ist angepasst auf den ATMega162
-
Thread
Portierung vhdl
Hallo, ich habe mal vor einiger Zeit eine Schaltung als Schaltbild für einen XC9572 CPLD von Xilinx mit der ISE Web Software erstellt. Der Projektnavigator erzeugt automatisch eine Datei mit dem Eintrag "VHDL Funktional Model". In dieser Datei ist die VHDL Beschreibung von meinem
-
Thread
Suche Oszi für Digitalschaltungen
im SRAM Sockel meines Atmel Controller Boards. Die Adressen und Clock Signale erzeugt mir ein CPLD (XC9572XL von Xilinx). Zum ansehen wahrscheinlich ganz nett und interessant. Der Nachbau ist aber wahrscheinlich eher nicht zu empfehlen, da das Ganze sehr fliegend aufgebaut ist. Aber wie gesagt... war
-
Thread
Volladdierer
Ich würde zu XCR3064 oder XC9572 raten. Die gibts nämlich noch im PLCC-Sockel, d.h. man kann sie bequem in eine Fassung auf ne Lochrasterplatte setzen. Die JTAG-Pins kann man alle kaskadieren und somit alle über einen gemeinsamen
-
Thread
SPI->IDE oder MMC
Hallo Seb, ich bekommt meinen SPI Slave in einen XC9572XL rein. Dieser ist damit aber schon gut gefüllt (61 von 72 MC). Ist aber noch etwas Overhead dabei. Ich denke auf 55 MC könnte ich ihn drücken. Was die Umsetzung auf IDE an Resourcen braucht, kann ich nicht abschätzen. Ich würde sagen, dass der 9572 dafür zu klein ist. Der nächste größere ist der 95144. Leider weis ich nicht was er kostet bzw. wo man den kaufen kann. Den 9572 gibt für günstig Geld beim Reichelt (4,5 / TQFP 100). Gruß Jörn
-
Thread
Grafik-Display-Controller
VGA-Monitor angeschlossen. Die 75 Ohm/0,7V ist ein einfacher Spannungsteiler (8 Farben) direkt am XC9572 (Xilinx). Wie gesagt, war bloß mal so aus Neugierde.
-
Thread
Xilinx CPLD Board online
hab mir seinerzeit mal ein kleines xc9572xl board layoutet. das gibts jetzt unter www.flyingbytes.net . evtl kann ja einer was damit anfangen. mfg
-
Thread
Xilinx FPGA
werden von der aktuellen Software gar nicht mehr unterschtützt... Hab mir auch schon ein paar CPLDs (XC9572) gekauft, funktionieren prima... Ich will sowieso kein fertiges Board für die FPGAs kaufen sonder mir selber eines löten, hab heißluft Lötgerät etc. bei mir zu Hause... Bei den CPLDs stößt man
Stück was ich für ok finde wenn man denkt was andere schnelle Logikbausteine kosten... Naja so ein XC2S150-5PQ208C kostet dann schon so 50 also net mehr wirklich ein Sonderangebot und bei Ebay gibts auch keine neuen Xilinx FPGAs. Habe mir nur 10 XC9536-5 um 20 $ aus den USA bestellt... Aber sehe gerade
-
Thread
CPLD Stromaufnahme
@ alex (Gast) >Schaltung (hobbymäßig) mit einem XC9572 zusammengefrickelt und der wird >warm... Stromaufnahme der gesamten Schaltung ist etwa 250 mA. Und was hängt sonst noch in der Schaltung? Ein X9572 zieht ca. 125mA im Leerlauf, ziemlich viel
Max. Clock Frequency (fSYSTEM) 18.182 MHz. ...und ich habe 20 MHz dran. Mein CPLD ist ja langsamer XC9572-15. Ist das schlimm? Wird er deswegen warm, weil einfach übertaktet?
-
Thread
74HCT573 in PLD ?
kenne die Bausteine von Lattice nicht so gut, Deine 3 Latches würden aber ohne Probleme in ein Xilinx XC9572 im PLCC-84-Gehäuse passen und noch genügend Platz für weitere Logik lassen, wenn sie nicht zu viele Pins in Anspruch nimmt.
-
Thread
Controller für Farb Display
Bsp: XC9572-PLCC44 Gibt es bei mehreren Distributoren. Kosten unter 5 Neudeutsche Währungseinheiten Datenblätter bei http://www.xilinx.com Takt: 125MHz, Schaltzeiten ca. 10 ns (also so ca. 100MHz, sollte
-
Thread
Probleme mit CPLD Programmierung
zum wiederholten Male überprüft und keinen Fehler entdeckt. Habe zuletzt noch einen Versuch mit dem XC9572XL (3,3V PLCC44 Gehäuse) durchgeführt. Neueste Sofware von Xilinx ISE und iMPACT 6.2.03i und Deine ältere Version. Im Anhang habe ich mal das Logfile nach einem Programmierversuch hinzugefügt.
@ all Bei aktuellen XC9572 und Webpack 4.2 hatte ich mal das Problem (nach dutzenden erfolgreichen programmieren), daß er immer mittendrin abbrach. Auch lesen der Checksum lieferte ne Fehlermeldung. Beim Impact "edit" -> "
-
Thread
Schnelle Datenspeicherung
Abstand die beste elektronik Zeitung. Wegen dem Logikanalyser, hab ich auch an ne CPLD (z.B. Xilinx XC9572) und einem einfachem AVR gedacht, aber eigentlich sollte es doch auch ganz gut gehen, wie Thomas b das beschreibt (kaskadierte schnelle Binärzähler). Das eigentlich Zeitkritische ist doch der Adressgennerator
-
Thread
Einstieg in CPLDs?
hab mir auch selbst ein Board geroutet. Darauf befindet sich der CPLD (PLCC44 Gehäuse - passend für XC9536 und XC9572) das JTAG Interface, ein 3,3V Spannungsregler und die I/Os des CPLD sind natürlich auf Stiftleisten rausgeführt. Die JTAG Pins sind auch nochmal extra auf eine Stiftleiste geführt... Damit
Ich will jetzt auch mal den Einstieg in die CPLD Programmierung wagen. Als CPLD hab ich mir einen XC9572XL von Xilinx bestellt. Jetzt habe ich noch ein paar Fragen zu dem Downloadkabel(Dongle). In dem Post von peter dannegger ist aber eine andere Pinbelegung angegeben als in dem Link von Suschman