-
Thread
Quo Vadis DAB+ ?
Problem, dass die wohl davon ausgehen, dass die Zielgruppe Gen Y eh schon halb taub ist und daher mit 56-max 104 Kbps senden *würg*
wäre Bandbreite von 160kHz für analoge Demodulation ausreichend. Mit 2*[75kHz (Hub) + 53 kHz (max. für Stereo)] käme man auf 256 kHz. Und das RDS-Gedöns kommt ja noch hinzu ...
-
Thread
phasenverschobene PWM mit STM32F103C3
// and the prescaler divides it down: f_carrier = 64 MHz / (2^(PWM_PRESCALER - 1)) // Min: 1 // Max: 15 #define PWM_PRESCALER 15 // PWM_MAX_DUTY determines the resolution of the PWM signal, which in turn determines the // output frequency. f_output = f_carrier / PWM_MAX_DUTY // Min: 2 // Max
load current. // Min: 1 // Max: PWM_MAX_DUTY #define PWM_DUTY_UPPER_LIMIT 60 // PWM duty will be adjusted by the step size on every new reading. // Min: 1 / PWM_DUTY_RESOLUTION // Max: 255 #define PWM_STEP_SIZE 0.05 //
-
Thread
RP2040 RPI Pico - Frequenz erzeugen
mit Sicherheit noch beliebig optimieren. Die Frage ist nur, ob es den Aufwand (und Lesbarkeit) bei 256+16 Durchläufen rechtfertigt.
ausschalten kann: [code] div = F_cpu / F_target / 2 divint = int(div) divfrac = round((div - divint) * 256) div_nearest = divint + dicfrac / 256 F_result = F_cpu / div_nearest deviation_ppm = (F_result / F_target - 1) * 1e6 F_cpu = 125E6 F_target = 18693 Hz div: 3343,49756593377 divint: 3343
-
Thread
Zeitverzögerung beim PIC16F84A
previous entry t_res period; funcp func; } t_ctrl_struct; static t_ctrl_struct t_ctrl_lst[MAX_SCHEDULE]; static t_res t_delay; // count down until next service static uint8_t t_first; // point to first entry [/c]
wie man sowas in etwa machen kann: [c] ; Quarzfrequenz= 20 MHz ; 1 ms = 5000 Befehlstakte (etwa 256 * 19.5) ; 1 Befehlstakt = 200 ns ; so etwa 1 ms warten Wait_1: MOVLW 2 ; W mal so etwa ne halbe ms warten (W=0 --> 128 ms) Wait: MOVWF Hudl MOVLW 0
-
Thread
Schnellen M.2 Speicher
gefunden. Deswegen die neuen Modelle und somit zwangsläufig die größeren nehmen: Samsung SSD PM9A1 256GB, M.2 Lesen 6400 MB/s Schreiben 2700 MB/s SLC-Cached
Die Beschränkung liegt auf max. 128 GB
-
Thread
Stromsparender Dauerläufer
P.Lanlos schrieb im Beitrag #7151541: > Hmm, da sind 65W angegeben Das ist die max. Leistungsaufnahme, idle ist deutlich weniger. So ziemlich alle Plattformen ab Haswell können im idle sehr weit runter, nachmessen lohnt sich. Leistungsreserven kosten natürlich Effizienz z.B. in der
die "~400G SSD für SMB/NFS" sind das, was das NAS "out-of-the-box" liefert. Da das Ding aber nur 256 MB RAM hat, dürfte da mit eigener Software wenig möglich sein.
-
Thread
ADC-Spannung korrekt berechnen?
schwerer zu verstehen und betrifft auch nicht die 16, sondern die 8 Bit: Das Ergebnis (die Summe) mit 256/255 multiplizieren (spreizen). Aus 31/16 wird dann 31*256/(16*255) = 7936 / 4080 = 1. Aus 3199 / 16 wird dann 3199*256/4080 = 200. Ds ist aber alles lange nicht so anschaulich als wenn man
Overflow", wenn der ADC-Wert am Anschlag ist. Aber wenn's dich glücklich macht, sh. Anhang: Zeigt max 1999, obwohl der Messbereich bis 2000 angegeben ist.
-
Thread
excel IP Länder zuweisen
würde ich daraus erstmal eine Zahl machen: [code] =REGEX(B7,"[0-9]+",,4) + REGEX(B7,"[0-9]+",,3)*256 + REGEX(B7,"[0-9]+",,2)*256*256 + REGEX(B7,"[0-9]+",,1)*256*256*256 [/code] Damit kann man nämlich bei einem IP Range schauen, ob die IP im range liegt, wie bei jeder anderen Zahl: min <= ip <= max. Ich weiss aber nicht, wie man dass dann mit einer ganzen Liste von IPs und Ranges macht. Mit einem python script oder so währe das alles einfacher lösbar.
-
Thread
UART auf Linux
Hardware reset Device ID : 0x442 Revision ID : Rev 1.0 Device name : STM32F09x/F030xC Flash size : 256 KBytes Device type : MCU Device CPU : Cortex-M0 BL Version : -- Memory Programming ... Opening and parsing file: ST-LINK_GDB_server_vFS8ad.srec File : ST-LINK_GDB_server_vFS8ad.srec
Interrupt Synch Type None Usage Type Data wMaxPacketSize 0x0004 1x 4 bytes bInterval 12 ----------------------------------------------------------------------------- Wirklich erstaunlich, was für tolle Tipps ich hier
-
Thread
DDS mit FPGA - Speicher vs. Rechnen in Echtzeit
nicht -3 sind nicht "100", sondern "101". Für nach dem Punkt stimmt es wieder. Bei 8 Bit kann ich 256 Werte darstellen. 256*0.14 sind gerundet 36. Und -36 sind "11011100". Aber wie sie auf die "100" für die -3 ist komisch. Da bin ich noch nicht dahinter gestiegen. Grüße, Jens
/256) Siunus = Sinus_low + Sinus_quotient Grüße, Jens
-
Thread
Altera Intel Max V oder Max 2 nirgens verfügbar?
Hallo, ich bin auf der Suche nach ein Altera CPLD Mav V 5m570zt144C5N oder Max 2 EPM570T144C5N. sollte 144Pin haben und mindestens 570 Wie ich feststellen muss sind diese überall ausverkauft. Scheint wohl an der knappheit der Halbleiter zuliegen. Kennt jemand eine Adresse
pinkompatible zu diversen bekannten Baureihen anderer Hersteller, jedoch nur für bestimmte Gehäuse, bei MAX II und MAX V leider nur fürs PG256. Programmierung muss dann natürlich in ihrer Softwareumgebung erfolgen, die ist aber so spartanisch, da ist man schnell drinnen.
-
Thread
Schieberegister ersetzen
die 5 ms Verzoegerung hinkriegen wuerde. Aber nur für einen einzigen Impuls. In 625x8=5000 passen max. 2500 Impulse rein. Bei 1MHz Takt ist die max. Verzögerung der Eingangsimpuls-Vorderflanke <1us, die max. Verzögerung der Eingangsimpuls-Hinterflanke ebenfalls <1us. Wenn außer TTL-Pegel keine
Falk B. schrieb im Beitrag #7136488: > Der kleinste ist der XO2-256, Stimmt, der ist zu klein, ein 640er sollte es schon sein. > Geht schon, schafft der VHDL-Compiler aber vermutlich nicht automatisch. Das Design ging für einen 640er ohne Fehlermeldung durch den
-
Thread
Notebookspeicher 1Rx8 und 2Rx8 kompatibel?
organisiert, zu 2Rx8 Modulen nicht kompatibel, unabhängig davon was im Handbuch steht. Deine CPU kann mit max. 256 Mbit-Chips umgehen. Wie man die auch dreht und wendet, es läßt sich damit kein 1Rx8 4GB Modul darstellen. Mit 512 Mbit Chips aber sehr wohl. Damit kann aber wiederum Deine CPU nicht umgehen.
M.M.M schrieb im Beitrag #7131279: > Deine CPU kann mit max. 256 Mbit-Chips umgehen. Wie man die auch dreht > und wendet, es läßt sich damit kein 1Rx8 4GB Modul darstellen. ... > > Das neue Modul ist nicht kompatibel zum Memory Controller des i5-520M.
-
Thread
Digital I/O <=> ETH/RS232/USB Bridge
mit für ein NUC empfehlen, welcher folgende Anforderungen haben soll: - Digital I/Os (aktuelle max. 4 Eingänge nötig) - USB3 support - 8GB RAM (4 könnte knapp werden) - Min. 256 GB schneller SDD platte. Betriebssystem Linux Ubuntu20.04 oder Win10 IoT kompatible:) Danke für euere Gedanken
Boris S. schrieb im Beitrag #7127478: > RS232/USB > max. 4 Eingänge nötig > Linux Ubuntu20.04 --> ein USB-RS232-Konverter für Signale mit ±12V oder ein USB-TTL-Konverter für 0V/5V oder 0V/3.3V. Die RS232-Variante ist relativ robust, die anderen beiden
-
Thread
Samsung SSD 860 Pro 512 GB: Produktion eingestellt?
SSD-Langzeittest-beendet-Exitus-bei-9-1-Petabyte-3755009.html Die getestete Samsung SSD war der Vorgängertyp 850 Pro mit 256 GB, sie stach im Test deutlich hervor. Die 860 Pro mit 512 GB kostete vor rund einem halben Jahr knapp über 100,00 Euro. Das Notebook damit auszustatten, fand ich angesichts der signifikant und beeindruckend
Einbruch der Schreibgeschwindigkeit. Grafik zeigt die geloggten Werte (X-Achse Sekunden, Y-Achse max auf 600MB/s limitiert, da dd mit conv=sparse die NULL Blöcke überspringt und die Y-Achse astronomische Höhen erreicht hätte) Freund von mir hat EVOs und auch die 800irgendwas QVO (2 TB) und ist sehr
-
Thread
Alternativen zu LC/RC Tiefpassfilter
großen Kondensator rein. Dies ist > jedoch nicht möglich, da ich nur sehr begrenzten Platz habe. (Max 47uF) Wenn du schon dafür keinen Platz hast, dann sage den Auftrag ab!
öfter mal am Feedbackeingang hängt. Siehe z.B. hier ab Seite 15: https://www.mouser.de/datasheet/2/256/MAX15046-MAX15046B-220655.pdf Max M. schrieb im Beitrag #7125949: > W.S. schrieb: >> Endlich mal etwas Klartext. >> Also, es kommt überhaupt nicht auf die anfangs genannten 2..4 Ampere an,
-
Thread
sehr langsamen Takt erzeugen
. Hi, immer dasselbe, oder mal 5 Minuten, dann wieder 60 Minuten? Oder nur der abgestecke Min/Max-Bereich, einmal eingestellt, in dem immer wieder getriggert werden soll? Frage nach Duty-Cycle: 1:1 oder 1ms zu 59,99...Min ? Mit R/S-FF dann evtl. den Duty-Cycle 1:1-en. ciao gustav
Türöffner (Gartentor) mit freier Programmierung. Da wäre ein Defekt sofort aufgefallen. EPROMs 27C64/126/256 sind dagegen nach vielen Jahren wiederholt gelöscht gewesen. MaWin schrieb im Beitrag #7123521: > Wie man an den hingerotzten Überheblichkeiten leicht sieht, der > Psychopath... Stimmt. Das
-
Thread
Bauteilwahl DAC: MAX507 oder gibt sinnvollere?
habe ein 12bit-Parallelwort, das ich in ein analoges Signal umwandeln muss. Meine Recherche ergab den MAX507 https://www.mouser.de/datasheet/2/256/MAX507-MAX508-1513259.pdf als recht passend, da er eine interne Vref besitzt, die max. Ausgangsspannung bis zu 10V beträgt und in jedem Fall für die Anwendung
Der MAX502 scheint auch geeignet zu sein, trotz dualer Ub-Versorgung und ext. Ref. Ein Problem (https://www.mouser.de/datasheet/2/256/MAX501-MAX502-1515802.pdf Seite 10): Sie sprechen da bei unipolarer
-
Thread
Stärkerer Generator für Schiffsdiesel gesucht
gebracht habe, war etwas groesser. https://youtu.be/-bv9EI9yyI8 Der Motor lief dann wieder aber der 256 kVA Generator hatte leider einen Wicklungsschluss. Viele Gruesse, huebi
maximalen Ladeleistung meiner Lichmaschine ist. Bei moderater Langstreckengeschwindigkeit (2/3 der max Drehzahl), bekomme ich schon lange die volle Leistung aus der LiMa, was ohne Booster nicht der Fall wäre. Die Lichtmaschine muss temperaturüberwacht werden, weil bei der geringeren Spannung erheblich
-
Thread
PLL Gleichung lösen
"30" der "Modulowert" für 47. Die muss jetzt mit dem Skalierungsfaktor multipliziert werden, z.B. 256 -> = (3 x 256 + 30 * 256 / 47) / 256 -> 163 / 256 für die "30". Deine Teiler sind also 163 und ab und zu 164. Gemäß dem Restverhältnis. Wie man sieht funktioniert das bei meinem Beispiel nicht
der > "Modulowert" für 47. Die muss jetzt mit dem Skalierungsfaktor > multipliziert werden, z.B. 256 -> > > = (3 x 256 + 30 * 256 / 47) / 256 > -> 163 / 256 für die "30". > > Deine Teiler sind also 163 und ab und zu 164. Gemäß dem Restverhältnis. > > Wie man sieht funktioniert das bei meinem
-
Thread
Wieso spricht man bei den 8 Bit-AVRs von RISC?
rückwärts. Das war nicht nur aufwendig, sondern auch fehlerträchtig. Bei den ARM sind ja 16 oder 256 Interruptlevel Standard.
Max M. schrieb im Beitrag #7119849: > für einen Arduino nano mit IDE hätte man 1990 Die IDE hätte man aber auch schon damals der Oma gleich hinterhergeworfen... Oliver
-
Thread
ESP32 führt immer reset aus
event_id) { ESP_LOGI(TAG, "WIFI_EVENT_STA_DISCONNECTED"); if(sRetryNum < WIFI_CONFIG_MAX_RETRY) { esp_wifi_connect(); sRetryNum++; ESP_LOGI(TAG, "retry to connect to the AP"); } else { xEventGroupSetBits(wifiEventGroup, WIFI_FAIL_BIT
wifiTask, "wifiTask", 16000, (void*)1, tskIDLE_PRIORITY, NULL); } [/c] Log: [code] ELF file SHA256: 8a4bae0599313399 Rebooting... ets Jun 8 2016 00:22:57 rst:0xc (SW_CPU_RESET),boot:0x13 (SPI_FAST_FLASH_BOOT) configsip: 0, SPIWP:0xee clk_drv:0x00,q_drv:0x00,d_drv:0x00,cs0_drv:0x00,hd_drv
-
Thread
Worauf bezieht sich Pulsfrequenz von Invertern
ergibt sich aus der gewünschten Auflösung des PWM Signals. Eine übliche Auflösung von 8 Bit, also 256 Stufen, benötigt also eine um 256 mal höhere Taktfrequenz für die PWM Peripherie, meist ein Timer. Ein 8kHz Signal für 8 Bit Auflösung braucht also mindestens eine Taktfrequenz von 2,048 MHz. Wird
Wiederholfrequenz ein Takt von 524 MHz (!) nötig. Aus praktischen Gründen beschränkt man die Auflösung meist auf max. 10 Bit.
-
Thread
Binäre Polynomdivision
anschauen wie hoch ich beides takten kann. Der "Standardweg" über das Galois-LFSR sollte sich ja bis zum max. Takt takten lassen. Ist ja nur 1x mal schieben mit XOR.
Polynom P z.B. in 8 Bytes aufteilen und die Polynomdivision für jedes Byte durch eine Tabelle mit 256 Einträgen erledigen. Die 8 Teilresultate muss man dann noch addieren. Das ganze lässt sich auch gut parallelisieren.