-
Thread
artix 7 transceiver debuggen?
glaub ich), wenn man nur den P Pin > constraint. Wenn man den IO Pin Editor im geöffneten synthetisierten Design nutzt, und dann in der Tabelle da beim MGT rein klick, wird meiner Erinnerung nach automatisch der einzig mögliche Ball des Chips eingetragen. Bei den XADC Pins ist das auch so. Das muss
Christian R. schrieb im Beitrag #7013545: > Wenn man den IO Pin Editor im geöffneten synthetisierten Design nutzt, > und dann in der Tabelle da beim MGT rein klick, wird meiner Erinnerung > nach automatisch der einzig mögliche Ball des Chips eingetragen. Bei den > XADC Pins ist das auch so
-
Thread
Virtual COM-Port als Audio-Device
Dump Standard) Das ist aber nur als Übertragung von Samples gedacht, die als Klangquelle für Synthesizer dienen. Das ist keine kontinuierliche Audio-Übertragung!
-
Thread
Heathkit Audio Generator IG-72
Geld wäre das sicherlich ein Einsteigergerät. Ich sehe jetzt schon die Meldungen wie jeder DDS Synthesizer ist besser. Aber bis sowas ein gebrauchsfertiges Gerät ist fehlt aber noch einiges. Ralph Berres
-
Thread
Was ist das für ein (HF-) Teil?
gelegentlich meldet, einen PLL-VCO veröffentlicht: http://www.marsport.org.uk/dubus/last.htm "Frequency Synthesizer with LMX2594 for 10 MHz - 15 GHz by Gerhard Hoffmann, DK4XP" https://www.ti.com/lit/ds/symlink/lmx2594.pdf Alles drin, auch mehrere umgeschaltete VCOs. Dadurch funktioniert der sogar auf gewöhnlichen
-
Thread
GoldCap im Tuner unerreichbar zum Tausch - Abhilfe?
Schaltplan Sollten übrigens sporadische Empfangsausfälle zu beklagen sein, so kann das am PLL-Synthesizer-IC liegen (Sanyo LC7218, DIP). Den gibt es wohl nur noch in SMD-Bauform, nicht mehr als DIP, was in eine ordentliche Bastelei ausarten kann. Potentielle Ausfallgründe außerhalb des ICs sind nicht
-
Thread
PALCE16V8H-25 PC/4 Lattice/ AMD Unterschiede?
Antwort. Noch seltsamer war die weitere Aussage des Kunden: "Derzeit restauriere ich einen Synthesizer aus den 70er Jahren. Mein Kunde akzeptiert ausschließlich Originalbestückung.... " Meines Wissens nach sind PALCE erst Anfang der 1990er Jahre auf dem Markt erschienen, genau wie oben geschrieben
-
Thread
Was war für euch der größte Entwicklungssprung beim x86 PC?
diese Geräte. Bestellen braucht man nichts, die hatten eigentlich alles auf Lager. Bei den Synthesizern ging es krass vorwärts in Richtung digitalfilter oder in Richtung mehr Spielbarkeit, mehr musikalischer Spielwitz, Ausdrucksfähigkeit (in der Digitaltechnik) usw. Aber das (also die musikalische
zurück zu bekommen, die FM-Synthese gab es ja auch schon im (Windows-)PC als Standard + dazu kam dann später die integrierte "Soundkarte" - nur Midi muss man halt nachrüsten - heutzutage wohl eher mit Usb. Der Vorteil der Brenner
-
Artikel
Programmierbare Logik
interessant in Verbindung mit Simulatoren ohne eigenes GUI wie z. B. ghdl oder Icarus Verilog. Synthese Digitaler Schaltungen, Electronic Design Automatisation (EDA). Allgemeine Beschreibung der Arbeitsweise von Synthesewerkzeugen Xilinx ISE Webpack Fehler einkreisen Bugs & Features der einzelnen ISE-Versionen
-
Thread
IP Cache entry does not have the required number of cached files
Hallo guten Tag, ich möchte eine Design synthetisieren. Es kommt jedoch eine Warnung. Weiß jemand was diese bedeutet: [c] [IP_Flow 19-5242] IP Cache entry (cache-ID 888fc04b930f26e1) does not have the required number of cached files and is not
-
Thread
10.0 / 13.5 MHz Taktquelle
einzeln > bestellen und auf Lochrasterplatinen aufbauen. Das müsstest du mit deinem geplanten Synthesizer-Board auch tun.
>> bestellen und auf Lochrasterplatinen aufbauen. > Das müsstest du mit deinem geplanten Synthesizer-Board auch tun. Stimmt! Bei dem verlinkten Board wäre aber alles auf einer Platine fertig. Nichts mehr mit löten und die Schaltung wurde wahrscheinlich ausgetestet. Ich werde aber mal deinen
-
Thread
Driver für Reverb Tank 9AB3C1B
https://www.sequencer.de/synthesizer/threads/hallali-federhall-selbst-gehaekelt.125511/ Allegemein sagt man, eine Geberspule einer Hallspirale sollte mit einer Stromsteuerung betrieben werden. Das hier sollte passen. http:/
wahrscheinlich immer noch zu hochohmig. Das hier sollte wie gesagt gehen: https://www.sequencer.de/synthesizer/proxy.php?image=http%3A%2F%2Fsound.whsites.net%2Fp34-f2.gif&hash=bca3ceed28299a4d40b6be44fccae977
-
Thread
Modifikation von chinesischem AD9850 6 Bands 0-55 MHz DDS Modul
/Square Wellenform Meter Frequenzzaehler weiss" Features: "Nimmt DDS direkte digitale Synthese-Technologie, kann eine praezise, ??stabile Ausgangssignale mit hoeherer Verzerrung zu erzeugen."
-
Thread
[Selbstbau CPU] Welche Befehle machen eine CPU "praktisch"?
ein Praktiker > sein willst... Warum muss man sich dazwischen entscheiden, entweder oder? Die Synthese machts.
Praktiker >> sein willst... > > Warum muss man sich dazwischen entscheiden, entweder oder? Die Synthese > machts. Na ja, wenn der TE mit dem Wissenstand heute anfängt den H&P zu lesen, dann braucht er mal 1-2 Jahr bis er das alles verdaut hat. Wenn er dann soweit ist, sind aber seine Ansprüche
-
Thread
vhdl synthetisiarbar machen
nur in der Testbench. Und die Testbench ist von Anfang an nicht darauf ausgelegt, dass man sie synthetisieren könnte. Wie gesagt: Blinklicht simulieren, synthetisieren. Lauflicht simulieren, synthetisieren. VGA-Schnitte simulieren, synthetisieren. Serielle Schnitte simulieren, synthetisieren. Und
sich vernünftig an. Was passiert wenn man das so macht wie "sendethernet.txt"? es wird zwar synthetisiert, aber ich kann nicht abschätzen was ich da wirklich rauskommt.
-
Thread
Resitiver Dämpfer nach Open Drain PLL
der _Phasendetektor_ (das ist CP_OUT) der ein Up/Down-Signal liefert, er liefert nicht das synthetisierte Signal.
Datenblatt. > > Nein. Im Datenblatt steht: > > "23.5MHz to 6000MHz Fractional/Integer-N Synthesizer/VCO" > > Und dies war bei Thread-Eröffnung (auf die ich geantwortet habe) > nicht klar. Deswegen glaubte ich auch nicht > > hf werker schrieb im Beitrag #6999248: >> Gaaaaanz sicher nicht!
-
Thread
haben fpgas eigene clk Generatoren?
[get_ports {clk}] create_clock -name egal -period 10 [get_ports clk] [/c] dann im synthesierbaren design: [c] entity test is port( in clk:std_logic ); end test; [/c] * hea was passiert eigentlich wenn man T = 1000 anlegt oder T = 1 und man hat das falsche dort eingetragen
[get_ports {clk}] > 2create_clock -name egal -period 10 [get_ports clk] Damit sagst du der Synthese das eine bestimmte Frequenz anliegt und sie das berücksichtigen soll. Du musst allerdings selber dafür sorgen dass diese Frequenz tatsächlich anliegt.
-
Thread
Zitate wissenschaftliche Arbeit
möchte, kann man sich dann zur Vereinfachung die Abkürzung selber ausdenken? zb. Originaltitel: "Synthese von VHDL Logik" Erscheinungsdatum: 1901 Dann im Text verwenden: "Wie in [SVHDL01] S. 123 bereits erwähnt gibt es keine Logik. "
-
Thread
HP8590A Frequenz sehr ungenau
Ich könnte mir vorstellen, dass der überhaupt keinen Referenzoszillator hat, und auch keinen Synthesizer.
Ich könnte mir vorstellen, dass der überhaupt keinen Referenzoszillator > hat, und auch keinen Synthesizer. Das kann gut sein. Sieger hier: https://groups.io/g/HP-Agilent-Keysight-equipment/topic/hp_8590/84534341?p=
-
Thread
IPCore LUT bedarf ablesen/ abschätzen
Gibt es da ein Stichwort? ... Also für diesen Core kann ich das bestimmt einfach mal durch die Synthese laufen lassen. Aber es gibt ja sicher größere IP-Module die man nicht einfach so synthetisieren kann.
-
Thread
Anfänger-Frage zu: FPGA Designs entwerfen und testen (vivado)
used_in flags are set such that the constraints are ignored. This later case is used when running synth_design to not write synthesis constraints to the resulting checkpoint. Instead, project constraints are read when the synthesized design is opened. Das hier ist der ehrenwerte code: [c] entity design
nicht angeschlossen sind. (leaf cells). Stimmt, hierbei ging es ja auch eher um die Fragen zur Synthese.
-
Thread
SMA Leiterplattenrandverbinder
Platine um auf 50 Ohm insgesamt zu kommen. Ich habe im 4-Lagen JLCPCB-Prozess einen LMX2594-Synthesizer gemacht und eine Teststruktur mit einer Stripline. 11.5 mil sollen 50 Ohm sein; ich habe sie 12 mil breit gemacht. Passt. Eigentlich nur als Futter für den ADS transmission line calculator.
, die Kapazität viel zu gross ist. Die Impedanz hat dort einen satten Einbruch. Tut meinem Synthesizer nix, aber man tastet sich eben vorwärts. Das Redesign hat Masse-Aussparungen auf den Layern 2 und 3, und einige Vias damit die Impedanz für den Stripline-Übergang wieder stimmt. Der unbestückte
-
Thread
Lohnt es sich heute noch, alte KW Empfänger wie Sony ICF2001 oder Grundig Satellit 700 zu kaufen?
entlocken. Wer im Fanfarenzug der Feuerwehr nur getrommelt hat, tut sich halt schwer mit einem Synthesizer.
> > Wer im Fanfarenzug der Feuerwehr nur getrommelt hat, tut sich halt > schwer mit einem Synthesizer. Blöder Vergleich. Eher würde passen Keyboard vs. virtuelles Keyboard am PV mit Maus.
-
Thread
ohne waveform simulieren?
versucht sich hier mit Monte Carlo. Meist hat man drei Abstraktionsstufen. Auf Source-Basis synthetisiert Modelsim z. B. selbst und simuliert entsprechend schnell. (Witziger Nebeneffekt: Hier und da gibt es kleine Unterschiede in der Syntax oder Semantik und es werden Sachen angemeckert, die der eigentliche Synthesizer schon gut verdaut hatte - und/oder umgekehrt.) Man kann ansonsten eine fremdsynthetisierte Netzliste/EDIF mit typischen oder ohne Delays (Pre-PAR) oder backannotiert (Post-PAR) durchführen. Man
-
Thread
VHDL ALIAS synthetisiert nicht "richtig"
Hi, Synthese erfolgt mittels Synopsys Design Compiler. Was mich da gerade dezent fertig macht, ist dass es andere Stellen gibt, in denen ge-aliast wird, diese synthetisieren aber ohne Probleme.
Summary: inferred 16 D-type flip-flop(s). inferred 2 Adder/Subtractor(s). Unit <test> synthesized. [/pre] Und die RTL-Schematic zeigt auch diese 2 Addierer an.
-
Thread
Geld regiert die Welt
dann setzen es die Personen doch in die > Realität um. Sag blos, du hast deine 300bar Methanol-Synthese in Einmachgläsern inbekommen. Respekt...
anspruchsvoller Verfahren und Übertragung in den häuslichen Maßstab wie der berühmten Methanol-Synthese.
-
Thread
Vivado "ignoriert" Teile der Constraint Datei
und mit welchen Pegeln diese arbeiten (LVCMOS33 und so). Aber jedes Mal wenn ich ein Design synthetisieren und implementieren lasse dann bekomme ich Fehlermeldungen die besagen dass Pins nicht "fixiert" sind und dass die Pegel der Pins nicht festgelegt sind, obwohl das alles in der Constraint Datei steht. Also muss ich jedes mal wenn ich etwas in meinem Design ändere und neu synthetisiere / implementiere die Pins wieder festlegen. Das ist sehr lästig und irritierend. Wie kann man dieses Problem lösen? Was für eine Einstellung muss ich ändern oder was muss ich in der Constraint
-
Thread
Einbau-Vorverstärker für E-Gitarre, Ub = 3V
eigentlich noch alles? Dachte, ihr baut kundenspezifische Hybridschaltungen oder auch mal ganze Synthesizer Workstations. Habe ihr auch ein ganz normales Reparaturgeschäft (für Musikinstrumente bzw. Synthies?)
eigentlich noch alles? Dachte, ihr baut kundenspezifische > Hybridschaltungen oder auch mal ganze Synthesizer Workstations. Habe ihr > auch ein ganz normales Reparaturgeschäft (für Musikinstrumente bzw. > Synthies?) Ja wir "hatten" auch ein Ganz normale(s) Musikgeschäft(e) in dem wir Equipment verkauft
-
Thread
RF Pullup Widerstände beim MAX2871
widerstand nehmen. Irgendwann eher eine Induktivität. Breitbandig wird schwer dafür sind solche Synthesechips auch nicht ausgelegt.
-
Thread
45 km/h E Bike Komponenten Empfehlung
irgendetwas und bin auch noch stolz darauf". Btw., bist du nicht auch der Typ, der 300bar Methanol-Synthesen in Einmachgläsern durchführen will?
und bin > auch noch stolz darauf". > > Btw., bist du nicht auch der Typ, der 300bar Methanol-Synthesen in > Einmachgläsern durchführen will? Das gute daran ist, dass er ausdrücklich eigene Scheixxe dafür verwenden möchte. Dann weiss er wenigstens mal genau, was ihm da ggf. um die Ohren geflogen
-
Thread
VHDL Anfänger braucht Hilfe bei der Überprüfung IF-THEN-ELSE
Synthetisiert das ohne Fehler und Warnung? Wo wird qtmp definiert? Das frage ich insbesondere, weil & keine Und-Verknüpfung ist, sondern 'Concatenation'.
Dussel schrieb im Beitrag #6975206: > Synthetisiert das ohne Fehler und Warnung? > Wo wird qtmp definiert? Das frage ich insbesondere, weil & keine > Und-Verknüpfung ist, sondern 'Concatenation'. Danke für deine Antwort. Ich habe das an keiner
-
Thread
Block RAM mit beliebigen Größen
machen sollte: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug901-vivado-synthesis.pdf S.95 ff
Der soll sich einfach mal den Syntheses style guide zum 'inferredg memories' durchlesen, da steht alles mit Beispielen drin. Da das beispiel für Altera: https://www.intel.com/content/www/us/en/programmable/quartushelp/13.0/mergedProjects
-
Thread
Suche ELO Fachzeitschrift
Maueröffnung nachgebaut. Und wenn ich mal gross bin, baue ich mir vllt. sogar den Transcendent 2000 Synthesizer.
-
Thread
Lineares ATX Netzteil
? Die 40-60 Watt sind die Spitzenleistung. Die erreicht man aber für längere Zeit nur bei synthetischen Benchmarks und bei AAA Spielen. Ich rede hier von einem Core i3, der ist für Office und Audio eh schon überdimensioniert. > Was verstehst du unter "typisch"? Ein Netzteil muss für die maximale
Grafik braucht maximal 53 Watt (gemessen) + etwas für SSD, RAM und sonstiges. Und das nur bei synthetischen Benchmarks, der die 4 Kerne zu 100% auslastet, inclusive AVX2. Im Normalbetrieb bei typischen Audio und Office Anwendungen kommt der nie über 10-20 Watt hinaus. Ein 50 Watt Ringkerntrafo,
-
Thread
VHDL Anfänger braucht Unterstützung (keine Lösung)
Sie sind doch rücklesbar ab VHDL-2008. Was spricht dagegen dieses > Feature zu nutzen? Synthetisierbarkeit! Und Ausgangsport sind im real life nicht rücklesbar. Was rücklesbar ist, ist das out-FF das vor dem output-port liegt. Nochmals VHDL ist für die Simualtion, aber nicht für die Synthese
Lerninstructor schrieb im Beitrag #6980710: > Synthetisierbarkeit! Schon ausprobiert? Geht mit Vivado ganz wunderbar.
-
Thread
STD_LOGIC_VECTOR Änderung erfassen
Damit baust du dir ein übles Latch. Wie und warum? Hat die Sensitivity-List Auswirkungen auf die Synthese?
>> Sens-Liste gehört. Damit baust du dir ein übles Latch. > Eigentlich nicht, denn > 1. dem Synthesizer ist die Sensitivliste egal Das kann man so vermuten, es muß aber nicht so sein. Fakt ist, das VHDL-Synthese im Gegensatz zur Simulation nicht genormt ist und somit jedes Synthesetool seinen eigenen
-
Thread
Was sind Clock-Buffer bei FPGA Entwürfen
hintereinander geschaltet... Werden die Ein- und Ausgänge nicht automatisch "gebuffert", bzw. so synthetisiert, dass es funktioniert? Oder gibt es Zeitunterschiede bei Takteingängen, die nur über manuell festgelegte Verzögerungsbuffer gelöst werden können? [code] //xilinx schreibt As described on
-
Artikel
Datei:4ch fpga built in oscilloscope.jpg
Beschreibung. screenshot of a built in FPGA oscilloscope in an audio synthesizer using 4bit per channel VGA output at 1920x1080 p60 analog connection. Lizenz.
-
Thread
VHDL - Division von Integern zu Float
nur dann effizient umgesetzt werden, wenn b eine Zweierpotenz ist. Sieh dir das Handbuch des Synthesizers an. Dort steht drin was der tatsächlich von VHDL in Hardware abbilden kann.
Sicherlich lassen sich da Formulierungen finden, die syntaktisch OK sind, aber eben leider zu nicht synthetisierbarem Zeugs führen. Und dann fragt der Urheber des ganzen Krams, _WIESO??_ Ich habe doch alles richtig gemacht, denn der Compiler hat mich nicht angemeckert! W.S.
-
Thread
Passagierflugzeuge fliegen mit Wasserstoff Gesperrt
zu wissen, ob Wasserstoff+Brennstoffzelle sinnvoll ist oder Wasserstoff+Gasturbine oder doch synthetischer Sprit. MfG, Arno
interrupt schrieb im Beitrag #6968265: > Die beste Speichermöglichkeit für Wasserstoff sind synthetische flüssige > Kohlenwasserstoffe Das Power-to-Liquid Verfahren zur Herstellung synthetischen Kerosins aus Wasser und Luft benötigt wohl 32kWh pro 1kg. Das 1kg Kerosin hat dann einen Energieinhalt
-
Thread
ADC IP für AD7961 funktioniert nach synthese nicht
Simulation des VHDL-Code allein funktioniert auch, nicht jedoch die Simulation mit dem Ergebnis aus der Synthese. Ich würde mich freuen, wenn jemand mal ein Auge drauf werfen könnte, vielleicht gibt es etwas, das ich eklatant falsch mache. Hab dafür den Code samt Testbench hier reingepackt. Vielen Dank
Verschachtelung von state machines. Der Fehler scheint in der letzten State Machine zu sein. Nach der Synthese läuft der Zähler für die empfangenen Bits genau ein mal hoch, dann wird er nicht mehr resettet. Vor der Synthese ist es kein Problem.
-
Thread
Warum wurden bei älteren Automodellen die Batterien nicht überladen?
Phantasieabgaswerten meine ich was sich die EU ausgedacht hat,die könnten genauso gut fordern das Gold nur noch synthetisch hergestellt werden darf.
-
Thread
7 Segment Anzeige auf verschiedenen Ports
. Dieser IC wurde speziell für 7Seg. LED-Displays wie Typ LT-4620HG entwickelt(Die in Synthesizer/Keyboard verbaut wurden).
Helligkeitsteuerung verwende. Der ES47121P16(DIP16) und ES47121S16(SOIC16) sind Kunden IC's die für versch. Synthi und Keyboards hergestellt wurden. Sie wurden nie offiziell als IC's bei Distries verkauft, sondern nur im Verbautem Zustand. Ich selber habe noch welche als Ersatzteile im Lager, so kam ich auf die
-
Thread
DFFs vor IP Core Konfigurationsvektor
So kann man Synthesetools, die Register Retiming beherrschen, erklären, dass es nix macht, wenn's schnell geht: die Tools können die "überzähligen" FF's im Timing-Pfad verschieben, um das Timing zu optimieren. Dafür
-
Thread
FPGA - Clear LCD Display
für die beiden Taster. Der else Zweig der Abfragen ist aber nicht angegeben. Das führt bei der Synthese zu Problemen. Dass dein Signal RS wirklich so gesetzt ist, ist meiner Meinung nach nicht sicher gestellt. Hast du das mit dem Oszi mal angeschaut, dass auch alle Signale passen. Was sagt dein Simulator
-
Thread
RF Chain meines VNA Projekts
bleibt. Verstehe ich nicht. Die Ablaufzeit wird in erster Linie durch die Frequenzagilität der Synthesizer und durch die Einschwingzeit des (digitalen) ZF-Filters bestimmt, und nicht durch die Samplingrate des ADC. Schau Dir vielleicht mal die mittlerweile unzähligen Mini- und nanoVNA- bzw. Antennenanalysator-Projekte
hiermit zurückgenommen. Es soll ja zunächst eher kostengünstig sein und wie stabil der MAX2871 als Synth ist weiß ich nicht. Die geben 5dBm an aber die sind nur bei einer Frequenz gemessen. Wie stabil der nun bei einer Frequenz bleibt kann ich im Moment auch nur raten. Jedenfalls werde ich mir mit
-
Thread
Xilinx FFT IP-CORE wie ansteuern?
nicht gewährleistet ist, beispielsweise an den full/empty flags erkennbar. Oder man schaut im map/Synthese-log nach, was an FIFO-Makros eingebaut wurde, vielleicht hilft das tcl-command 'report_utilization'.
native IF sparen, sondern auch vorgefertigte Platzierungsoptionen mitbringen, die eine schnelle Synthese und Implementierung ermöglichen und dann "gröber" bleiben und weniger optimierbar sind - was auch immer da im Hintergrund eine Rolle spielt.
