-
Thread
Eigenbau DSO Dimensionierung Digitalteil
werden, für Ein-Kanal-Betrieb möchte ich alle 4 ADC zusammenschalten. Ich würde gerne Xilinx CPLD XC9572XL verwenden um die ADCs zu takten und jeweils ein CPLD verwenden um die Daten auf jeweils 2 SRAM aufzuteilen, so bräuchte ich nur SRAMs bis ca. 40 MHz. Kann ich nun mit einem 80MHz Takt an meinem
Der XC9572 sollte für sowas grad noch schnell genug sein. Trotzdem rate ich dir eher zu einem Coolrunner, da du vermutlich nicht wirklich die 5 Volt Kompatibilität der 95er brauchst. Ansonsten sind die Herstellerangaben
-
Thread
Ist Lattice MachXO2 gut für den Einstieg in FPGA und VHDL?
" besorgt > Lies dir die Anmerkungen hierzu auch durch: > Beitrag "Re: Verständnisproblem Xilinx XC9572 CPLD" > > Und hier gibt es den für Anfänger wichtigen RTL-Plan bei Lattice: > Beitrag "Re: Erste Schritte mit FPGA - ich komme nicht weiter" > Da sollte man immmer wieder mal schauen, ob die
-
Thread
maximale Xilinx CPLD clock Frequenz
ich mich in VHDL ein. Ich nutze dafür den Xilinx ISE Project Navigator 13.4 und programmiere einen XC9572XL CPLD. Der CPLD zählt Encoder und gibt den 24 Bit breiten Zählerstand nach Aufforderung Byte-weise aus. Dieser wird von einem AVR weiterverarbeitet und auf einer Siebensegmentanzeige ausgegeben.
mich in VHDL ein. Ich nutze dafür den Xilinx ISE Project > Navigator 13.4 und programmiere einen XC9572XL CPLD. Der CPLD zählt > Encoder und gibt den 24 Bit breiten Zählerstand nach Aufforderung > Byte-weise aus Lass doch mal deine VHDL-Beschreibung sehen.
-
Thread
xc9500xl's mit 5v programmierbar?
Moin, ich plane einen xc9572xl über einen AVR zu programmieren. Und da stellt sich mir die frage: sind nur die freien I/O pins 5V tolerant oder können die JTAG-I/O's auch 5V ab? Ich habe lange gesucht aber nirgendwo eine passende
ALeX K. schrieb im Beitrag #3452684: > Moin, > > ich plane einen xc9572xl über einen AVR zu programmieren. > Und da stellt sich mir die frage: sind nur die freien I/O pins 5V > tolerant oder können die JTAG-I/O's auch 5V ab? Ich habe lange gesucht > aber nirgendwo
-
Thread
V: AVR Microcontroller, FPGA, CPLD
VB 10 EUR -1x Atmel FPGA AT40K10LV mit Sockel und Konfigurationsbaustein. VB 5 EUR -2x Xilinx XC9572XL im PLCC Gehäuse (72 Macrozellen CPLD) mit Sockel. VB 5 EUR Versand wird wohl um 3 EUR liegen.
-
Thread
Anfänger, welchen CPLD für mein Projekt
Michael schrieb im Beitrag #3420589: > Dachte da an zb: XC2C128 oder den XC95144XL von Xilinx ? Dürfte ausreichen nach meinem Gefühl. Wahrscheinlich reicht ein XC2C64 oder ein XC9572 auch aus. Du kannst ne grobe Abschätzung machen: pro Flipflop eine Makrozelle
W.S. schrieb im Beitrag #3421704: > Michael schrieb im Beitrag #3420589: >> Dachte da an zb: XC2C128 oder den XC95144XL von Xilinx ? > > Dürfte ausreichen nach meinem Gefühl. Wahrscheinlich reicht ein XC2C64 > oder ein XC9572 auch aus. > > Du kannst ne grobe Abschätzung machen: pro Flipflop
-
Thread
JTAG Isolator
vielen FPGAs über VAux gespeist. VAux ist oft 2.5V. Die ADuM gehen aber nur bis 3.0V herunter. Für ein XC9572XL reichts, für ein Spartan 3 funktioniert das so nicht. Insbesondere bekommst Du so den ADuM nicht vom Target gespeist, weil Dir das in diesem Fall eben nur 2.5 auf Vref liefert. 3. Wenn Du ein
-
Thread
AT90CAN, XMEM und LCD
getrennt ansprechen, daher dieser Hardwareaufwand. Ist aber nicht so wild, ein paar 74HC oder ein XC9572XL CPLD reichen dafür. 5. Denke daran, dass die Displays IO-Spannungen von 2.8 bis 3 V haben. Bei einem 5V AVR brauchst Du ohnehin Pegelwandler, da ist dann der zusätzliche Aufwand für die Latches
-
Thread
eigenes Z80 Mainboard - geht das so?
Hast Du schon mal darüber nachgedacht, Dein Gattergrab durch zB XC9536 oder XC9572 CPLDs zu reduzieren? Die gibts auch im 44 und 84 Pin PLCC, und mit den passenden Sockeln sind die auch lochrastergeeignet. Früher hat man PALs und GALs genommen, aber die gibts ja nicht
Hallo, > Hast Du schon mal darüber nachgedacht, Dein Gattergrab durch zB > XC9536 oder XC9572 CPLDs zu reduzieren? das Gattergrab ist Absicht, noch eine Baustelle mehr wollte ich nicht haben. > 16kB Banks sind einfach implementiert: 4x4 dual-port RAM 74HC670. Ich hätte
-
Thread
Frage zum XC9572XL
Hallo, ich habe eine Frage zum XC9572 und zum XC9572XL. Gehe ich richtig in der ANnahme, dass der XC9572 die Version für 5V Betriebsspannung ist und der XC9572XL die Version für 3,3V? Oder gibt es von der XL Version verschiedene Ausführungen
@ Norbert (Gast) >ich habe eine Frage zum XC9572 und zum XC9572XL. Gehe ich richtig in der >ANnahme, dass der XC9572 die Version für 5V Betriebsspannung ist und der >XC9572XL die Version für 3,3V? Ja. > Oder gibt es von der XL Version
-
Thread
PCB Design für Xilinx FPGA
CPLD-Projekte habe ich mit selbstgebastelten Boards angefangen. Es waren die Boards mit Xilinx CPLD's XC9572/XC95144XL und Spartan 2/3 FPGA's (XC2S100/XC3S400 im TQ144 Gehäuse). Alle Boards waren EINLAGIG und haben ohne Probleme funktioniert. Zwei davon habe ich immer noch. Es mag sein dass die Boards bei
-
Thread
XC9572XL als GLCD-Treiber mit Stabilitätsschwäche. Code-Problem? EMV? Defekt?
Hallo, ich versuche gerade, ein XC9572XL-VQ64 als Treiber für ein dummes 320x240er LCD einzusetzen. Das CPLD ist dabei wie ein SRAM mit integriertem Adress-Latch als XMEM an einen ATMega8515 angebunden. Auf der anderen Seite ist das eigentliche
W.S. schrieb im Beitrag #3204766: > 1. ein 9572 ist für sowas ziemlich eng, da klemmt es ganz schnell an den > FF für die Zähler und für interne Puffer. Für ein QVGA Display würde ich > dir zum 95144 raten, wenn der dir nicht zu teuer ist. Ich
-
Thread
Drehgeber/Encoder: Auflösung/Frequenz zu hoch
breiten Leitungen zum Chip ausgelesen / gesetzt / rückgesetzt. Der lies sich jedoch nicht mehr im xc9536 (5V) synthetisieren und musste in einem XC9572XL (3.3V) umziehen. Die Schaltung kostete knapp €3.- gekostet und funktioniert bis ca. 170Mhz. http://www.mikrocontroller.net/part/XC9536
Ticks,Richtung // Ein zweiter Decoder wurde integriert -- mit je ein 4-Bit Zählregister // in dem XC9536 lassen sich keine zwei 8-Bit Zähler unterbringen // da zu wenige IOB's da sind. Ein XC9572 würde jedoch funktionieren. // vy 73 de DD4DA // ++++++++++++++++++++++++++++++++++++++++++++++++++
-
Thread
[XC95 CPLD] Zähler mit einigen Zusatzfunktionen realisieren
kaskadierten ICs zunehmend problematischer wurde, wollte ich folgenden Zähler gerne mittels Xilinx XC9572XC CPLD realisieren. - 16-Bit Auflösung/Breite, nur Aufwärtszählen nötig - Impulse (Pulse-Eingang) treten unvorhersehbar und zufälllig, aber mit einer maximalen Frequenz < 90 MHz auf - Zählerüberlauf
"-Register hat aber weder einen positiven noch einen negativen Effekt gehabt, außer dass damit der XC9572 nahezu vollständig belegt ist. Vielleicht ist auch ein Denkfehler meinerseits drin, dass es gar nicht helfen kann. Alles in Allem treten nach Optimierung des Aufbaus und Erhöhung der Latch-Frequenz
-
Thread
[s] cpld breakout board mit altera cpld oder fpga mit speicher
weil ich was dazulernen möchte. für das vorhaben hätte ich http://dangerousprototypes.com/docs/XC9500XL_CPLD_breakout_board entdeckt. doch ich denke mir dass das verwendete CPLD zu klein ist für das projekt? weiters frage ich mich wie es mit dem takt aussieht? weiters kenne ich mich nur mit den
experimentieren. Habe ich mal so gemacht: http://www.dasrotemopped.de/bilder/EB2_Extender.jpg Atmega325p + XC9572XL + Altera Cyclone FPGA Board. Kannst ja später abspecken wenn du willst. Der Einfachheit halber vielleicht CPLD und FPGA vom gleichen Hersteller wählen. Gruß, dasrotemopped.
-
Thread
CPLD - Global Clock (GCK) bestimmen
www.xilinx.com/support/documentation/data_sheets/ds065.pdf Dort auf Seite 4 steht, das ein 16 bit counter im XC9572-15 bis 95.2 Mhz "geht".
-
Thread
Gehversuche: XC9572XL programmieren mit opendous-jtag
Hallo, ich versuche gerade meine ersten Schritte mit einem XC9572XL. Eine LED soll leuchten. Zum Programmieren wollte ich einen AT90USB162 mit opendous-jtag-Firmware nehmen (http://code.google.com/p/opendous-jtag/). Vielleicht ist das ja auch mein Problem, aber
-
Thread
Schaltplan für Digitale Uhr gesucht
man auch einen CPLD nehmen und darin dann Logischaltungen bequem einprogrammieren. Z.B. den Xilinx XC9572 im PLCC-44 kann man mit Sockel auf ne Rasterplatine pappen.
-
Thread
Counter / Zähler steuert LEDs wahllos an (Schematics, XILINX XC9572XL-10PCG44C)
Hallo zusammen, ich habe in meinen Augen ein großes Problem mit der CPLD Programmierung. Die Angeschlossenen LEDs leuchten nicht im Zähltakt wie gewollt, sondern wahllos und ohne erkennbaren Sinn durcheinander. A U F B A U Platine mit Tastern und LEDs: - Taster schalten Masse auf die CPLD Eingänge und sind über 10k auf 3.3V aufgehangen - LEDs werden über Transistoren angesteuert (RB=3.3k daher 1mA aus einem CPLD Ausgang; RC=470 Ohm als LED vorwiderstand) - 12V Taster gehen direkt auf die SPS Platine mit CPLD: - 12V (OUT SPS) => 3.3V (IN CPLD) über Spannungsteiler Widerstand
-
Thread
Cpld einstieg und so viele Fragen
Randbedinugnen und anderen ICs zusammenspielt. > Also muss die Hardware her >Chip währe wohl XC 9536XL erst mal mein Favorit zum Versuchen da >problemlos lötbar und mit 2.05€ günstig Naja, versuch mal den 9572XL aufzutreiben, der hat doppelt soviele Logikzellen. Du wirst sie schnell haben
wert: Watterrott hat noch diese beiden kleinen Platinen im Angebot: http://www.watterott.com/de/XC2C64A-CoolRunner-II-CPLD-development-board http://www.watterott.com/de/XC9572XL-CPLD-development-board Spannungsversorgung,2 Led und ein Taster sind schon drauf, man kann gleich loslegen, oder Stiftleiste
-
Thread
alu , 74181, CPU, IC
Ein XC9572 oder ähnliches könnte bestimmt das gleiche schaffen...
-
Thread
Ansteuerung eines TFT mit einem CPLD XC9572XL
Schnittstelle zum Hauptcontroller ist eine SPI. Hat jemand da Erfahrungen? Reicht ein CPLD, z.B. der Xilinx XC9572XL aus, oder ist ein FPGA notwendig? Und gibt es Empfehlungen, wann auf den Speicher geschrieben werden darf? Ist dazu ein Dual-Port-RAM erforderlich? Was gibt es noch zu beachten?
Gefühlt ist ein XC9572XL zu klein für diese Aufgabe. Man braucht ja alleine schon 19 Flip-Flops um die Adresse im Grafikspeicher hochzuzählen. Dann nochmal 19 für die Position im Frame (außer man verschwendet RAM und
-
Thread
CPLD Xilinx XC9572XL - hat der (zuschaltbare)Pullups
Hallo, kurze Frage. Hat der CPLD Xilinx XC9572XL zuschaltbare Pullups für die Eingänge? Habe gelesen das diese nur für den Programmier und PowerUp Zeit aktiv werden? Danke für jede Hilfe! Roger
XC95xl hat zuschaltbare "Bus-keepers", aber keine zuschaltbaren Pull Ups
-
Thread
LED am CPLD anklemmen
ich habe mal einen XC9572XL ( 3,3V Betriebsspannung ) dazu gebracht, als Stromquelle für diverse LEDs zu dienen ( alle LEDs auf der linken Seite auf dem Steckbrett ). Gab keine Probleme. Auch der ATmega325 (5 V) konnte die
-
Thread
Was ist von diesem FPGA Board zu halten?
Erweiterungen geht dir aber wohlmöglich der Spannungswandler (AMS117,1A) in die Knie. Ich hab selber ein XC9572XL-Board mit AMS117, bei zuviel Komponenten geht die Spannung runter!
-
Thread
Verwendung von FPGA
holen. Braucht weniger Spannungen und ist robuster und für ne blinkende LED in einer HDL reichts (z.B. xc9572) Ein Spartan 6 Layout ist aber auch noch sehr einfach (zumindest die kleinen bis LX9 glaub ich). viel spaß
-
Thread
USBISP für xilinx cpld
jemand die Ebay-Version und hat damit schonmal erfolgreich ein CPLD von Xilinx programmiert? Z.B. XC9572 etc. Hat jemand Erfahrungswerte?
-
Thread
Suche Xilinx CPLD mit mind. 21 I/O im DIL
DIL gibts nicht. Im PLCC gibts die 9536/9572 Serie (44 und 84 Pins). fchk
>Es werd wohl den XC9536 im PLCC nehmen. Besser den XL davon. Andere Möglichkeit wäre alles mit MUXes zu machen, oder GAL + MUXe.
-
Thread
Anodencontroller für LED Matrizen - bitte um Codekritik
Hallo! Ich baue gerade einen XC9572XL basierten Anodencontroller für LED Matrizen. Der CPLD lauscht an der Clockleitung des SPI Busses mit dem die Shiftregister mit integrierten Konstantstromsenken mit Daten beladen werden.
-
Thread
FPGA Board zum Anfangen
Für die allerersten Sachen kannst Du Dir auch bei Reichelt einen XC9572 im PLCC-Gehäuse (44 oder 84 Pins) holen. Den kannst Du auch noch sockeln und auf eine Lochrasterkarte packen. Das ist die Minimallösung zum buchstäblichen Begreifen für den Do-it-Yourselfer. Der
. schrieb im Beitrag #2949154: > Für die allerersten Sachen kannst Du Dir auch bei Reichelt einen XC9572 > > im PLCC-Gehäuse (44 oder 84 Pins) holen. Ja, zum basteln ist der extrem handlich. Nur ist das leider ein CPLD, kein FPGA. Ob das für Mike Mikes Lernziele wichtig ist, kann ich Dir
-
Thread
Board identifizieren
C 64 Platine sondern kaufst dir für 1-3 Eu einen passenden AVR/Z80 Clone. Genau so hier, eine CPLD XC9572 XL gibbets für 3€ bei reichelt, warum dann mit möglicherweise defekter Hardware rumschlagen. Für ein paar Eu mehr gibst Spartan3 Kits mit programmierkabel. MfG
gleich Neukäufer? So Einer auf > dessen Buckel die geplante Obsoleszenz geplant wurde? > BTW: 9572 liegen im Schrank. > > SCNR,
-
Thread
CPLD unbenutzte Pins an GND
Hallo, ich nutze einen XC9572XL VQ44. Laut Xilinx soll man unbenutzte Pins auf GND legen. Gilt das auch für unbenutzte GCK-Pins - speziell Pin 1 des besagten CPLD's?
@ Klaus (Gast) >ich nutze einen XC9572XL VQ44. Laut Xilinx soll man unbenutzte Pins auf >GND legen. Wäre mir neu. Man KANN es machen, wenn man sehr viele IOs hat die gleichzeitg schalten und Ground Bounce verursachen. Man MUSS es
-
Thread
SAB0600 in VHDL (war: Warum ist hier weniger los als)
Lothar Miller schrieb im Beitrag #2886390: > Das Ding passt recht locker in einen 9572XL CPLD rein und braucht dabei > 50 der 72 Flipflops. Habs gerade ausprobiert, kein Problem, läuft einwandfrei auf dem CPLD-Evalboard von embedded projects mit einem 9572. Erst recht auf dem Pollin-CPLD-Board
niedrigeren Frequenz > ankäme, sähe das noch besser aus. Bei mir sind es 60 von 72 Registern des 9572 bei 50Mc. Erst bei 1Mc sind es 50.
-
Thread
CPLD tastet Signale ab - viele Fehler.
Hallo, ich habe eine Schaltung mit dem XC9572XL, die mir ein SPI Signal abtasten soll. Leider funktioniert das nur teilweise. Die Bilder im Anhang zeigen drei Mitschnitte. Wie man sieht sind da z.T. sehr viele Störungen auf den Leitungen.
-
Thread
Grenzen der Frequenzteilung?
interessiert mich sehr, da ich gern niederfrequente Töne (hörbare) damit erzeugen möchte. Btw ich hab den XC9572 und den XC95144XL. Bei letzterem probiere ichs zuerst.
#2876079: > den Rest mit dem Sinus bekommst du sicher > nicht in ein CPLD... Hat aber in den XC95144XL rein gepasst, den XC9572 hab ich nicht versucht.
-
Thread
AX82 - ZX Spectrum Emulator mit AVR + CPLD
Außerdem sollte es auch möglich sein, einen KC85/2 (oder/3) zu emulieren. Mit einem ATMega1284P und einem XC9572 sollte sich das sogar umschaltbar realisieren lassen. Jörg
the atmega and set the fuses. Problem. I dont have xilinx software. Can anyone program the xc chip for me in exchange for a pcb ?
-
Thread
Spartan-3 Starter über USB-JTAG nachbauen?
FT2232 basierten USB-JTAG bauen, aber dann musst du halt sehen, mit welcher Software das dann geht. XC3SProg kann das glaube ich. Wenn du Xilinx Impact direkt benutzen willst, gehn nur die Nachbauten oder die Digilent-eigenen Adapter.
ich das zukünftig für alle Xilinx FPGAs nutzen? Ja. Für alle FPGAs und CPLDs (z.B. die kleinen 9572). > Ich mein JTAG Anschluss ist ja standardisiert, nur wie sieht es mit der > Software aus die die Übertragung regelt? JTAG ist so standardisiert wie eine parallele Schnittstelle. Du brauchst
-
Thread
BUCHSUCHE VHDL (Reichardt / Schwarz)
gelesen, das das Buch toll ist, deswegen dachte ich, das Buch sollte es sein. Habe auch schon mehrere XC9572 durch, teilweise mit "ABEL" oder "PLAN". Weil fast alle empfehlen es mit VHDL zu versuchen. Deswegen. CL
-
Thread
USBprog CPLD Starterkit Wie bauen?
Schaltungen und Systeme ISBN-13: 978-3486589870 Sehr praxisorientierter Einstieg. Mit deinem XC9572XL Testboard kannst du damit voll in die Thematik einsteigen. Zum ersten Erfolgserlebnis vielleicht mit einem kleinen Schaltplanprojekt in ISE eine LED zum Blinken bringen, aber halte dich da nicht
Lötkolben zu schwingen. Bei FPGA kann ich nicht mitreden, beide Boards haben keinen FPGA, sondern XC9572 bzw. XC95144 (Pollin). Als Software kenne ich nur ISE und da kenne ich mich leider noch nicht so gut aus, wenn ich sehe, was die SW alles noch so kann. Da hab ich noch viel zu lernen/üben.
-
Thread
USB-AVR-CPLD Projekt Schaltplan
EAGLE entwerfe. Das Ganze soll eine Art USB-Stick werden, der einen FT232RL, einen ATMEGA88 und einen XC9572XL CPLD enthalten wird. Es wäre nett, wenn ihr mal einen Blick auf den aktuellen Stand des Schaltplanes werfen könntet, damit etwaige Fehler ausgemerzt werden können. Für eure Hinweise wäre ich sehr
-
Thread
Wie geht VGA mit CPLD?
Karl-Heinz M. schrieb im Beitrag #2825278: > Da ist neben > PIC24HJ32GP302-1 und 74AHC14D auch ein CPLD XC9572XL drin. Ich vermute, > dass der die VGA-Hard-/Software und sie Zeichensätze beinhaltet. Ein 9572 hat gerade mal 72 Flipflops. Also viel zu wenig Platz für irgendwelche Zeichen... > Wenn dem
der XC9572XL reicht aus, um ein VGA Signal (640x480@60Hz) incl. Testbild zu erzeugen. Z.B. so: http://home.arcor.de/markus.horbach/atmegaextender.html Dazu braucht es nur einen Takt von 25.175 MHz, 2 Zähler
-
Thread
V: STM32-Header-Board, SRAM, CPLD,.
unbenutzt, 2,- - 1 Stk. DS18S20, unbenutzt, 1,- - 1 Stk. Esperan Development-Board, Xilinx Coolrunner, XC2C256, mit LCD-Display & Batteriehalter, 19,- - 1 STk. XC9572-15 PC44, unbenutzt, 3,- - 1 Stk. XC9536-15 PC44, unbenutzt, 2,- - 4 Stk. Lattice M4A5-64/32-7JC, unbenutzt, zusammen 5,- - 2 Stk. AD9888KS
Capacitive Touch Booster Pack, unbenutzt, 5,- - 1 Stk. Esperan Development-Board, Xilinx Coolrunner, XC2C256, mit LCD-Display & Batteriehalter, 19,- - 1 STk. XC9572-15 PC44, unbenutzt, 3,- - 1 Stk. XC9536-15 PC44, unbenutzt, 2,- Das Board ET-ARM Stamp STM32F103 / 512K ist schon weg. Macht zusammen
-
Thread
CPLD Einstieg
Wenn du ihn nicht brauchst: steck dden > Speicherchip aus... Danke für die Antwort. Ist der XC9572 kompatibel mit dem XC9572XL Gruß
XC9572XL hat PullUp oder Bus-Hold, aber nur global fur alle Pins. XC9572 und XC9572XL unterscheiden sich auch in der Logik. Die Makrozellen des XC9572XL koennen 54 Produktterme, die des XC9572 nur 36
-
Thread
Quercheck: Gameboy Konsole
P.S. Wollte ursprünglich auf einer CPLD aufbauen, kann aber wegen Packages und so nur den Xilinx XC9572XL verarbeiten und der hat nur 72 Macrozellen, da geht nicht viel vom Platz her. Würde es wahrscheinlich nicht mal schaffen, ein komplexeres VGA Signal zu generieren.
P.S. Wollte ursprünglich auf einer CPLD aufbauen, kann aber wegen > Packages und so nur den Xilinx XC9572XL verarbeiten und der hat nur 72 > Macrozellen, da geht nicht viel vom Platz her. Würde es wahrscheinlich > nicht mal schaffen, ein komplexeres VGA Signal zu generieren. Das wäre aber der funktionierende
-
Thread
Eagle LBR für Xilinx 9572 PLC44 gesucht
Ich besitze die EAGLE 4.16 Not Profit Licence und benötige dafür die Libary für den CPLD Xilinx XC 9572 imm PLC44 Gehäuse. Alles was ich finde ist entweder nur für höhere Versionen oder nicht im passenden Gehäuse. Schön wäre, wenn mir das jemand zur Verfügung stellen kann. Ich möchte den XC9572 im
-
Thread
CPLD Buchtipp
beschäftige, da die ja auch noch über ISP programmierbar sind (zumindest den, den ich gesehen habe: XC9572XL von Xilinx). Naja, ich möchte jetzt eigentlich nicht, dass mir jemand die genaue Funktionsweise und das Blablabla rundherum erklärt. Ich schaue mich eigentlich wegen Büchern und/oder Dokumentationen
beschreiben und realisieren" von Rainer Jost (ISBN 978-3772340260, Franzis-Verlag). Es drehte sich um den XC9572XL und ist heute regelmäßig zu Tiefstpreisen bei den üblichen Remittenden-Tandlern zu haben, was mir für den Autor sehr leid tut, denn ich hatte damals wegen der zum Buch gehörenden Experimentierplatine
-
Thread
CPLD in-Clock Problem
Gehversuchen mit VHDL und CPLDs. Ich versuche derzeit einen Led-Counter zu implementieren(in einen Xilinx XC9572XL). Nur leider scheint hier etwas nicht ganz so zu funktionieren wie es sollte... Derzeit generiere ich einen Takt über einen Hardware-entprellten Taster(http://www.mikrocontroller.net/articles
Hühnerfutter), sämtliche Entkopplungskondensatoren, und natürlich Program-Port und CPLD(es wurde der xc9536 im Schaltbild genommen weil ich zu faul war extra noch ein Bauteil für den XC9572 zu erstellen der, ja mehr oder weniger Pin-kompatibel ist...). Die Taktgeneratoren(NE555 und Quarzosillator mit
-
Thread
CPLD lässt sich nicht "im Betrieb" programmieren
Hallo, Ich habe hier Probleme damit einen XC9572XL zu programmieren. Am "Anfang" des Designs ging das noch problemlos. Aber sobald das Design jetzt größer wurde*, schlagen längere Befehle, wie Erase, Program, Verify oder Readback im iMPACT fehl
/- 20mV im Betrieb. Daraufhin fand ich folgendes in einer Xilinx Appnote: ---- In some cases, XC9500/XL/XV designs appear to experience erase time or programming time extension as the design progresses — particularly for long chains. This extension is probably due to the fact that parts being