-
Thread
RF FM receiver im 169MHz Bereich
ist diese Seite hier: http://www.spansion.com/Products/Analog/PLL-SSCG-ICs/Pages/PLL-Frequency-Synthesizer-IC.aspx Du siehst, sowohl der MB15E03 als auch der MB15E05 wären richtig für dich. Glücklicherweise sind die nicht die einzigen, die PLL Chips bauen, es sollte sich auch bei Motorola/Freescale
-
Thread
Aktive Frequenzweiche mit Digitalpotis
weil die meissten das mit spannungsgesteuerten Filtern machen. So was ist seit Jahrzehnten in Synthesizern und auch Mischpulten drin. Frag jetzt bitte nicht nach konkreten Schaltungen, hab keine Zeit zum suchen, im Netz gibt es reichlich davon. Will man es digital einstellen kann man auch ein Widerstandsnetzwerk
-
Thread
Merkwürdige Quartus Optimierung
auch immer) noch nicht synthetisierbar...
bei der Simulation von kombinatorischen Prozessen ziemlich kuriose Fehler (=Abweichungen von der Synthese) geben.
-
Thread
Zilog Z80 CPU
Anforderung nicht ien bischen schwammig ? Musikausgabe kann bedeuten: - selbst erzeugt, Prinzip Synthesizer - MP3 decodiert und abgespielt, eventuell von CD - WAV-File abgespielt - analog oder digital entgegengenommen, digital umgerechnet (Hall, Echo, Equalizer, Filter), analog oder digital ausgegeben
wollen. Klar gab es auch Ausnahmen, Leute die mit einem µP (unter anderem auch mit einem Z80) Synthesizer gebaut haben. Das war aber die Ausnahme. Im übrigen, war die Soundausgabe der damaligen Zeit von dem was man heutzutage unter Musikwiedergabe versteht, so weit entfernt, wie ein Steinzeitmensch
-
Thread
XILINX ISE erzeugt jedesmal ein anderes Bitfiles
Hallo, wenn ich den gleichen VHDL-Sourcecode mehrfach synthetisiere, erzeugt die XILINX ISE jedesmal ein anderes Bitfile. Kann man in den Properties irgendwie festlegen, daß immer ein identisches Bitfile erzeugt wird? Danke, Dosmo
Den HDL-Advisor kenn ich nicht. Bei SmartGuide steht in der Dokumentation, das bisherige Syntheseergebnisse genutzt werden, um die nächste Synthese zu 'verbessern'. Da braucht man sich natürlich nicht über verschiedene Bitfiles zu wundern... Duke
-
Thread
Sinn der Sensitivity List?
Besten du stellst bei den Einstellungen wo auch das "vital" und die "Lib checks stehen" den "check synthesis" ein. Dann färben sich die files mit einem gelben Dreieick ein, wenn die sens list nicht der Synthese entspricht. Ich habe das für alle synthetisierbaren file aktiviert.
>> Wo gibts es denn da Verständnisschwierigkeiten? > > Z.B. darin, dass Du das ganze auf die Synthese beziehst. > Ich wiederhole mich nun schon zum 1000. Mal, aber VHDL ist eine > SIMULATIONS-Sprache, bzw. -beschreibung und die Sensitivity List dient > dazu, Neuberechnungen von Ausgangssignalen
-
Thread
MIDI-Protokoll
>Ok, auf einem Arduino wird das mit einem Wavetable-Synthesizer nichts >werden, aber ein paar Toene kann er auch produzieren. Vielleicht doch: http://sensorium.github.io/Mozzi/
entsprechenden Note-On Event auf ein MIDI Interface ausgeben. Der Raspberry ist dann wohl ein Synthesizer, der aus dem MIDI Event dann Musik macht - und diesen Teil gibt es wohl schon, so dass es nur um den Arduino-Teil geht...
-
Thread
Notenpartitur aus mp3 erzeugen
Da aber Instrumente ihren Oberwellenanteil ändern (akustische je nach Bespielen, Mischung und Synthystimmen so wie so) wird das nicht möglich sein, eine Spur wieder in Instrumente zu trennen.
-
Thread
320x240 Display nach 640x480 VGA
macht die ISE die Parallelschaltung der RAMs von sich aus. Vermutlich ist es eher so, dass der Synthesizer nicht erkennt, dass du ein BRAM willst. Oder dass du das Array so beschrieben hast, dass es nicht mit einem BRAM umgesetzt werden kann. Lies mal den XST Users Guide dazu...
Zeilen in das Zweite, ... hm, ist nicht so > hybsch hinzuschreiben. Vielleicht doch einmal dem Synthesizer das Leben nicht unnötig schwer machen und sich vom Ansatz mit dem mehrdimensionalen Array lösen? Das ist kein C-Compiler... Besser wäre es vermutlich wenn du nur ein eindimensionales (x4) Array
-
Thread
Midi Keyboard im Selbstbau
-Speicher -Tastenanschlagsstärke (sollte ich diese von Vornerein einbauen??) -Midi -USB -Synthesizer -Fader und Potis -Display uvm... Sozusagen "a never ending story" Was ich bis jetzt habe??? Naja wenn ichs genau nehme noch gar nichts. Unzählige Gedanken habe ich mir drüber gemacht
-
Thread
DDS Artefakte bei bestimmten Frequenzen Gesperrt
sauberen Signals kommt aber doch der Verdacht auf könnte sich um eine Intermodulation ausserhalb des Synthese- Vorgangs handeln.
-
Thread
menschliche Stimme mit Lautsprecher nachbilden
verschiedener Software zur Erzeugung von Sprache: https://en.wikipedia.org/wiki/Comparison_of_speech_synthesizers
-
Thread
Mischer mit Rechteck Oszillator?
> Zum Vergleich von Verfahrensvarianten kann es sich lohnen, > einen Zoo von realen oder synthetischen Testdaten anzulegen, > auf den man gezielt zurückgreifen kann. Genau das habe ich gemacht um die Ergebnisse verschiedener Strategien vergleichen zu können. Also mit verschiedenen Pegeln für Rauschen
>> Zum Vergleich von Verfahrensvarianten kann es sich >> lohnen, einen Zoo von realen oder synthetischen >> Testdaten anzulegen, auf den man gezielt zurückgreifen >> kann. > > Genau das habe ich gemacht Okay. - Ich kenne ja nur Deine Beiträge in diesem Thread und wusste nicht, dass Du
-
Thread
Maturität von Vivado
die HDL vom funktionalen Design/Simulation verifiziert 2) Wird diese HDL auch korrekt von Synth/Mapper/PnR umgesetzt 3) Kann die Post-Place-Timing-Sim entprechend korrekt verifiziert werden Unter dem Motto "traue nie einem einzigen proprietären Tool" checkt man obiges sowieso nochmal mit seiner
ergeben, werden - soweit sinnvoll - im Simulator gezeigt und das Timing als Anforderung an die Synthese übergeben und bleiben auf FPGA-Ebene ungeprüft. Das passiert dann oben mit z.B. der CPU, wenn sie die use cases nachstellt. Interessant ist in dem Fall dann eigentlich nur, Anforderungen an Störsicherheit
-
Thread
SMY01, AM-Modulation, Symmetrie der Seitenbänder
Die AM-Modulation der Signalgeneratoren ist allgemein sehr viel schlechter als ein mittels DDS Synthesizer erzeugtes AM-Moduliertes Signal. Bei den Signalgeneratoren wird meist direkt in die Regelschleife der ALC eingegriffen, um die AM-Modulation zu erhalten. Insbesonders bei einen hohen Modulationsgrad
-
Thread
Platine kaputt gelötet? Bin verzweifelt
ich bin kein Elektroniker bestenfalls bin ich handwerklich "begabt". Ich habe mir einen alten Synthesizer gegönnt, an dem ein Voiceship ausgetauscht werden sollte. So habe ich kurzenhand die Platine ausgebaut und einem Techniker gegeben der mir versichterte es ordungsgemäß auszulöten. Das ist nun das
bin kein Elektroniker bestenfalls bin ich handwerklich "begabt". > > Ich habe mir einen alten Synthesizer gegönnt, an dem ein Voiceship > ausgetauscht werden sollte. So habe ich kurzenhand die Platine ausgebaut > und einem Techniker gegeben der mir versichterte es ordungsgemäß > auszulöten. > Das
-
Thread
VHDL Nachfolger
Synthese, selbst für FPGAs hat sich über Jahrzehnte einiges geändert.
Synthetisierers eigentlich mit der eines Autorouters vergleichbar?
-
Thread
Reverse Engineering vom Retro-Computer - Tools?
DRAM), also sollte es nicht unmöglich sein, das System relativ vollständig zu beschreiben. Eine Synthese im FPGA wäre nett, ist aber dank der asynchronen Schaltungen und Tristate-Busse schwierig. Was ich gerne hätte, wäre ein grafisches Tool, wo ich die einzelnen Bausteine (z.B. in VHDL/Verilog beschrieben
-
Thread
Frage zu DCM und "schrägem" Takt
SPI-Taktfrequenz wäre eine deutlich größere Baustelle nötig, weil nur Divisionen durch Zweierpotenzen synthetisierbar sind :-(
eine Division. Wenn du keine Pipeline-Register in der Division hast, wird sie kombinatorisch synthetisiert. Und eine kombinatorische Division ist ressourcenfressend und langsam. Ein Modulo-2 Division ist einfach eine andere Verdrahtung (oder ein Multiplexer), das geht natürlich ratzfatz... >
-
Thread
PIC 16F877A Schrittmotorsteuerung
durchmesser ca. 15-20 cm bei einer Dicke von ca.4-7 cm, Gewicht ca. 12 Kg. das Lager ist ein Bronze Synther Lager, das mit wenig Öl geschmiert wird. Die Achse im Lager hat einen Druchmesser von ca. 10mm. wobei die Achse senkrecht steht, und der Bronzeteller hat in der Mitte eine Bohrung wo die Achse durchgeht
-
Thread
Auf Bitfolge im Bus triggern
gesamten VHDL-Entwickler, das hast du schon sehr zur Schau gestellt. Jedoch was machst du wenn Synthesen mal 4 Stunden oder gar Tage dauern? Na dann Prost Mahlzeit
4 stunden synthese...püh...für modelsim muss ich das projekt ja auch nur komplett compilieren....immer dieses sinnlose rumsimulieren Hey ich will kein programmierer werden nur meine sinnlose abschlußarbeit fertig machen
-
Thread
FPGA oder Mikrocontroller?
geht auch. nur > fuer hobby ist das halt zu teuer Einmal das, und zum Anderen ist das bei Synthesezeiten, die mehrere Stunden dauern auch nur noch der Notnagel. Duke
Microcontroller lösen. Gibt natürlich auch interessante Ansätze, einen Microcontroller in einem FPGA zu synthesieren. Wenn sich das von den Kosten des Gesamtsystems her rechnet, man also ohnehin einen FPGA braucht, dann kann sowas insgesamt eine sehr gute Lösung werden.
-
Thread
Microchip springt auf den Arduino Zug auf
was bleibt. Das ist aber entscheidend. Mit dieser Art von Arduino kann man nämlich richtige Synthesizer mit Filtern realisieren. Das geht mit einem 16MHz Atmega eher nicht.
würde: Einen Syntehsizer http://hackaday.com/2011/06/08/chipkit-sketch-mini-polyphonic-sampling-synth/#more-45011
-
Thread
Maxwert eines Integer-Ranges
D-FFs implementiert. Mentor-Precision implementiert ebenfalls D-FFs. Was gibt es noch an relevanten Synthese-Tools ? Ach ja XST ... kann ich leider nichts zu sagen. @ Mathi: also nicht behauptungen aufstellen, sondern direkt mal mit deinem synthese-tool ausprobieren und berichten. Gruß, Jean
Danke! Aber die Kosequenz daraus wäre ja, dass wait und sensitivity-list, für die Synthese, nicht äquivalent in der Beschreibungsmächtigkeit sind.
-
Thread
Festkomma-Arithmetik für Cyclone 2
und ich das in den Options erlaube). Vielleicht klappts bei Altera auch (sieht man dann beim Syntheseergebnis).
gibt u.a. von Xilinx das DSP Developer Kit (oder so ähnlich), der generiert VHDL das direkt synthetisierbar ist. MfG Falk
-
Thread
VHDL: Problem mit inout und signal
Da wird das Synthesetool auch denken "nicht sauber" und dir massig warnings um die Ohren hauen. Soweit ich weiß müsste es reichen, die unteren 16 Bits zu verbinden und zu den oberen 16 Bits tatsächlich gar nichts weiter
formal (und in der Sim) schreibt der Core dann Z-Werte da rein und liest sie wieder aus. In der Synthese wird es Warnings geben, dass du die Signale zuweist aber nie verwendest. Wenn das Synthesetool gut genug ist, dann optimiert es die oberen Signale weg (gibt ja auf den allerwenigsten Chips on-Chip
-
Thread
H.264 in FPGA
VHDL zu. Die Sprache ist nicht sonderlich schwer. Der Hauptteil besteht aus dem Verständnis der Synthese bzw. der Digitaltechnik im Allgemeinen. Da solltest du dich auch direkt mit auseinander setzten.
-
Thread
Tonausgabe Attiny26?
Wenn es Sinus und evtl. mehrere Töne gleichzeitig sein dürfen: Suche mal nach "direkte digitale Synthese" http://www.mikrocontroller.net/forum/read-1-134540.html#134581 und alle anderen Links in diesem Thread. Der Clou ist: eine Sinus-Tabelle z.B. mit 256 Einträgen. Der Zugriff auf diese Tabelle
-
Thread
Abtastfrequenz eines DSP
meint "rauskommen" DA-gewandelt? PWM? * Welche weiteren Eingänge hat der DSP? Hat er PLL zur Takt-Synthese an Board? * ... DSP ist nicht gleich DSP, so wie der TO die Frage hier wiedergekäut ausspeit ist sie nicht eineindeutig beantwortbar. Die beste Anteort wäre noch: mindestens 20 kHZ.
Ökonomie.. Die Vorstellung, die ich früher hatte, war oft der Vergleich zwischen subtraktiver Synthese (aus dem Vollen schöpfen) vs additive Synthese (der künstliche Aufbau). Was ich auch meinte war, man ist wirklich gut beraten, wenn man entsprechende Audio-Referezen bzw. Analogien parat hat.
-
Thread
Kolophonium aus DDR-Zeiten
. Wer es ganz genau wissen will: https://www.conatex.com/media/experiments/VADE/VADE_Chemie_Synthese_von_Acetylsalicylsaeure.pdf 73 Wilhelm
-
Thread
Suche Infos zur Routerinstallation in Frankreich
Ah, Normandie. Kein Wunder, dass du das Turboapfelzeug erwähnt hast. In DE war ja mal eine synthetische Variante davon große Mode...
#8073145: > Kein Wunder, dass du das Turboapfelzeug erwähnt hast. In DE war ja mal > eine synthetische Variante davon große Mode... Die synthetische deutsche Variante von Pommeau kenne ich gar nicht und konnte sie im Netz nicht finden.
-
Thread
Passive Volume Control Schaltung
Kopfhörer in der Lautstärke einstellen kann. Dazu habe ich den Schaltplan hier verwendet: https://syntherjack.net/another-passive-volume-control/ Die Bauteile habe ich mit den dort beschriebenen Werten gekauft und eingebaut. Grundsätzlich funktioniert der Regler damit auch, ABER: In den Kopfhörern
-
Thread
VHDPlus Erfahungen?
muss man im Orchester dann das Cello beherrschen. Wenn du allerdings etwas ernsthafter HDL und Synthese auf dem Mac machen wolltest, kämst du allenfalls mit yosys weiter, bist aber dann halt auf die unterstützten Targets (wie ICE40-Plattformen) angewiesen.
richtig fröhlich damit. Naja, heute läuft es wieder in einer VM - wird so von Xilinx angeboten und synthesiert für meine alten Boards ganz gut.
-
Thread
Probleme mit Drucksensor KYP 43 A (Siemens) und Arduino
viel anfangen. Es stellt für mich komischer Weise kein Problem dar, die schwierigsten chemischen Synthesen nachzuverfolgen oder deren Synthesegleichung aufzustellen, aber mit diesem Sensor komme ich leider nicht klar.
mBar gemeint sind. Eine Abweichung von 16 mBar hätte möglicherweise auch schlimme Folgen in der Synthese. Die Wasserbäder von Ratstionsverdampfern werden immer mit einer Temp. Von 40°C betrieben. Sinkt nun der Druck zu sehr ab, geht folglich auch mehr Lösungsmittel in die Dampfphase über, die Kühlfallen
-
Thread
könnte man nicht Gas aus Kohle gewinnen?
Neben der Fischer-Tropsch-Synthese gibt es weitere Verfahren um aus Steinkohle ( nicht verfügbar ) oder Braunkohle ( heimischer Brennstoff ) Gas, Benzin und ähnliches abspalten lassen. Im Bereich der "Schwarzen Pumpe" befindet sich
-
Thread
Sram Simulation funktioniert nicht richtig
auf ein Problem hindeuten würden. Wo könnte ich noch schauen? Müsst ich nicht in irgendwelchen Synthese Reports Hinweise finden? Ich hänge euch mal den Code für die Operation im FPGA mit an und das Blockschaltbild. Grüße, Jens
-
Thread
Störsignal im 2-m-Band
Resonanz eintritt zwischen den spezifischen Kristall-Algorithmen und der Orgonnen-Modularsequenz-Synthese... Rechnen wir doch mal nach: 144,016 MHz / 9 = 16,001778 MHz (16,001778 MHz - 16 MHz) / 16 MHz = 111,1e-6 = 111 ppm Also ein stinknormaler 16 MHz-Quarz aus der Bastelkiste!
-
Thread
Lohnt sich eine Projekt- oder Bachelorarbeit in VHDL/Verilog und FPGAs?
eindeutig erst die nächste Stufe. Wer es nicht kann, produziert leicht resourcenfressende schlecht synthetisierbare Müllhaufen mit tausenden FlipFlops. Ein FPGA aber nur zu nutzen um darauf einen uC zu mappen und den zu programmieren ist irgendwie Unsinn. Wenistens ein Schaltungsteil sollte nativ FPGA sein
RTL-Modellierung, Simulation, Verifikation (UVM, Formal) zu tun hat, ist nahezu identisch. Nach der Synthese trennen sich die Pfade. Das physical Design (STA, Layout, DRC, LEC usw.) machen Spezialisten für Digitaldesign (aber das sind weder HF-Leute noch Nachrichtentechniker), und die FPGAler machen ihren
-
Thread
Fakten über Lithium-Akkus heute auf Pro 7 19.00
. > Wenn du Methan herstellen willst, brauchst du wenigstens eine Kuh. Nein, lässt sich synthetisieren. Crazy H. schrieb im Beitrag #5828452: > Methan ist genau so schlimm, wie CO2. War nur ein Gas, welches leichter zu handhaben ist. Könnte auch Ethan oder Propan sein. Lässt sich mit regeneretiver Energie grosstechnusch synthetisieren.
-
Thread
Verstehen von Schaltungen - Zusammenhang Bauteile, Werte und Funktion, Bsp. HF Empfänger
CNC-Maschinen, 3D-Drucker. Etwas aus der Mode -- leider -- sind NF-Verstärker, Synthesizer, Effektgeräte. HF-Technik ist auch reichhaltig -- Zeitzeichenempfänger, sonstige Längstwellenempfänger, Amateurfunkkram, einfache Messtechnik. 6. Lass Dich nicht entmutigen, denn
-
Thread
Entwicklung eines RAM mit Interface - Probleme mit der Synthese/Impl.
machen soll?) Was ich jetzt für Probleme habe: Ich bekomme folgende Fehler während der Synthese die mich stutzig machen: (1)[Synth 8-3331] design main has unconnected port clk (2)[Synth 8-327] inferring latch for variable 'ram_reg[0]' ["C:/Users/rddlr/Documents/Bachelor/01_Vivado/memory_interface_test_sram
herauszukommen und um zu verstehen, was man mit VHDL eigentlich (be-)schreibt war für mich das Buch "VHDL Synthese" von Reichhard und Schwarz sehr erhellend (Vermutlich gibt es das in eurer Uni Bibliothek).
-
Thread
CPLD unter Linux
einiger Zeit den Coolrunner-2 CPLD. Ich hab es nie ausprobiert. http://www.clifford.at/yosys/cmd_synth_coolrunner2.html
Carl schrieb im Beitrag #5933876: > Kann man für die synthetisieren und flashen?: > > http://www.gnarlygrey.com/?i=1 Ja, mit dem Upduino 2 geht das relativ einfach, da dort auch der FTDI Chip mit drauf ist. Hier ein Link mit einfachen Beispielen und Beschreibung
-
Thread
Relais-Matrix Audio Kreuzschiene
Guten Abend, ich möchte gerne eine Relais-Matrix für analoge Audio-Signale in einem Modular-Synthesizer bauen, die per Linux-Computer gesteuert wird. Habe bereits folgendes zusammengetragen: - Anbindung an PC mit FTDI-Chip Macht USB-zu-Seriell (Virtual Comport). ?- Was kommt hinter
sind, andere bis 30kHz. Gut, hören tu ich das nicht. Aber das ist typisch für einige Analog-Synthesizer: Rechteck-Bleed-Thru und das möchte ich nicht. Das Nebensprechen der Leitungen ist bei den Schaltern ja nicht anders. Ich sehe schon die Vorteile der analog (Audio-)Schalter! (Klicks,
-
Thread
Kraftstoff einfärben
man das Zeug herbekommt. Sudanrot wird man als Privatmensch nicht bekommen, da nahezu alle synthetischen Azorfarbstoffe auf der Chemikalienverbotsordnung gelistet sind, da Krebserregend und Erbgutschädigend. Eine Kennzeichnung der jeweiligen Behälter dürfte deutlich zielführender sein. Und vorallem
-
Thread
Hold Time violation - was tun?
bevorzugte Lösung, aber hilft vielleicht, das Problem zu > analysieren. Top Idee - Getan, synthetisiert, getestet und für gut befunden! Timing bestens, Setup- und Holdslack ausgeglichen, was will man mehr. Made my day!
Rolf E. schrieb im Beitrag #6078544: > Top Idee - Getan, synthetisiert, getestet und für gut befunden! Timing > bestens, Setup- und Holdslack ausgeglichen, was will man mehr. Made my > day! Wenn's so funktioniert ist's ja bestens. Gratuliere.
-
Thread
Frage zu Ideen für den Aufbau eines sinvollen Projektes
Synthesizer-Sequenzer (mein eigenes Projekt, basierend auf PIC18F) mit analoger Klangerzeugung: www.acidcode.de Oder gleich die komplette Klangerzeugung nur mit AVR`s: www.rozzbox.de Oder eine Midi Control-Box
-
Thread
FPGA-Funktionssicherheit
wirklich so um die 100k kostet) gibt es noch die RTAX (TMR auf Zellebene) und RTPro (TMR durch Synthesetool) Serien. Beachte: Die stehen alle unter ITAR mit entsprechendem Papierkram beim Im-/Export.
zum Mars. Noch ein Nachtrag dazu: Ich habe inzwischen erfahren, dass auch Mentor zu seinen Synthesetools eine TMR Option anbietet. Thomas U. schrieb im Beitrag #6020222: > Die Stromversorung hat nichts mit der funktionalen Sicherheit im FPGA zu > tun und lässt sich grundsätzlich nicht gleich
-
Thread
Audioverstärker für Schwyzerörgeli
Kann das Board wirklich MIDI Daten in Audio umwandeln, also die Klänge der Musikinstrumente synthetisieren? Nach meinem Kenntnisstand sind dafür eine Megabyte RAM Nötig, sowie ein recht komplexer DSP. In den 90er Jahren hatte ich so etwas mal von Roland, als Add-On auf meiner Soundkarte. Das kostete
erwarte ich jetzt auch nicht gerade den höchsten Audio Genuss. Insbesondere nicht von seiner MIDI Synthese. Was ich da so bei Youtube gehört habe erinnert mich stark an die Soundkarten mit Adlib Chips.
-
Thread
PLL Gleichung lösen
Fraktional-N-PLL-Anwendungen nur so groß sein dass sie in das entsprechende Register des PLL-Synthesizers passt. Wenn die Zehnerpotenz kleiner ist als die Dezimalzahl Stellen hinter dem Komma hat, muss man im Zähler Stellen abschneiden, und man bekommt nur eine Näherung. Für z.B. 1e6 anstatt 1e8 hat
-
Thread
Wired-Or-Bus statt TriState-Bus
ähnlich kompakte Schreibweise ermöglicht und nur "Basisfunktionen" von VHDL benutzt UND von allen Synthesetools beherrscht wird.
der Hardware-Emulation bei Isim/Vivado und dem Synthese-Ergebnis. Andere Syns spucken Warnungen oder sogar Fehler aus. GHDL setzt da streng die VHDL-Standards um, Isim hat Xilinx-spezifische 'Toleranzen'. Deswegen Stolperfalle. Wenn GHDL ein 'X' ausgibt,