-
Thread
warum brummt es am modularen Synthesizer nicht
Guten Morgen allerseits, schaut mal bitte an diesem modularen Synthesizer hier die aufgesteckte Verdrahtung an. Suzanne Ciani On Modular Synthesis & The Buchla 200e | Composer Magazine https://www.youtube.com/watch?v=pegObT0qjuM Das ist nur ein Beispiel, bei
sog.) -> Patchkabel. (Goooooockeln) 3. Natürlich KANN man jeden einzelnen Patchpunkt bei Analog-Synths (servo- oder auch) trafo- "symmetrieren".
-
Thread
SoC Opensource-Synthese
vorzuholen (https://www.mikrocontroller.net/topic/404293), hier ein Follow-Up: GHDL-Opensource-Synthese via yosys schafft jetzt auch die groesseren Projekte (per Verilog lief das ja schon ganz ordentlich). Dementsprechend habe ich mal einen neuen Docker-Container gepusht, mit dem relativ frickelfrei
englisch, I'm afraid): https://section5.ch/index.php/2020/02/17/masocist-support-of-opensource-synthesis-for-ecp5/ Bitte aber erst mal nur fuer akademische Zwecke verwenden :-)
-
Thread
spartan6 flashen
andern promoten. Da lobe ich mir ISE14.7 in der Sandbox, die wird da auch noch weitere 10 Jahre synthetisieren. Ich weiss nicht, warum das Geunke immer wieder aufkommt, aber trotz seiner Bugs ist der S6 in manchen Branchen sehr beliebt, und es wird ihn da auch noch lange geben, wie die 3er. Nicht alles
-
Thread
Nochmal von vorn. Suche haltbaren Regensensor
die Kontakte noch etwas packen würde, was das Wasser eine kurze Zeit speichert, z.B. ein Stück synthetischer Stoff). Mal schauen, ob ich den abgeschnittenen Fühler noch habe, dann teste ich das mal.
-
Thread
Suche Mitwirkende für Groovebox Entwicklung
man auch mehere Rasperrys nutzen? z.b. das man sagt einer übernimmt das samplingm einer für den Synth, einer für den sequencer und einer für effekte und das alles dann zusammenschalten? Also sorry für die Fragen aber ich hab damit noch nie was gemacht :D
nicht genug Rechenleistung, um alles in einem Prozessor zu erledigen, aber es haben schon Leute Synthesizer, Loopboxen und granular-Effektgeräte damit gebaut (und den Quelltext veröffentlicht).
-
Thread
Joy-IT RD6006
und viel Spaß an der Musikelektronik (siehe mein Projekt Degenerator https://www.sequencer.de/synthesizer/threads/avr-synthesizer-wave-1-de-generator.87599/page-19). Ich poste hier meine positiven wie negativen Erfahrungen mit den Produkten um mit anderen Lesern darüber zu diskutieren und Erfahrungen
-
Thread
Gehalt/Gehaltsentwicklung Informatiker/Ingenieure 2020
Kraftwerke, beides für ein geschwächtes Europa und besonders für Deutschland nicht zu stemmen. Synthetische Kraftstoffe wären die einzige Rettung für Europa, man kann am Verbrenner festhalten und der Maschinenbau Komponenten für die außereuropäisch installierten Anlagen liefern.
-
Thread
Anzahl Taktzyklen für Multiplikation
Kommt auf dein FPGA und Synthesewerkzeug an. Mal 327 wird wohl über (wenn verfügbar) interne Multiplizierer laufen, weil es sonst 5 Additionen wären. 200 Mhz wiederum als Multiplikation + Addition dürfte knapp werden auf Low-Cost
alles eingehalten für den 200 MHz Takt? Da hier wild herum geraten wird, welche Elemente der Synthesizer nun benutzt hat und entsprechend welche Doku nun zu lesen ist: Lass dir mal das Schaltungsschema generieren nach dem "Map" schritt. Darin siehst du, welche Elemente im FPGA wie genutzt werden.
-
Thread
S Parameter für Frequenzumsetzer
Port-Version, die Option "Direct Generator/Receiver Access", die "Four Source"-Option, d.h. die Synthesizer, um die ganzen Signale mit unterschiedlichen Frequenzen unabhängig voneinander erzeugen zu können, und die passende Software-Option ("Vector Corrected Mixer Measurements") dazu. Leider alles unbezahlbar
-
Thread
syntax error bei Lattice Diamond
verinnerlichen) sollte, was bei Signalen anders ist Nein, der C-Programmierer muß, wenn er synthesefähigen Code schreiben will, lernen: * Was die Grundelemente digitaler Logic sind (Kombinatorik und Speicher (sequentiell)) * Wie die Templates für diese aussehen (FF, Muxer, shiftreg, encoder, FSM
was das Synthesetool jetzt eigentlich erwartet und das es mit anderen syntaktisch korrekten strukturen nicht tut. Also einfach mal den "Synthesis code style guide durcharbeiten", bevor man mit dem Schreiben der erste
-
Thread
[GHDL] Multi-driven Net - Warnt GHDL hier?
interner tristates beschreiben, die vom Implementierungsfrontend in muxer umgesetzt werden. Dem Synthesetool das aus HDL eine EDN macht ist dagegen die konkrete Architektur egal, es sei dann man aktiviert passende Funktionen ('physical optimizations' 'timing driven synthesis').
und 1: Oops, stimmt... ich war gedanklich bei 'bit', das ist ein echter 2-State Typ, also mit Synthese-Semantik. Sorry. Trotzdem liefert std_ulogic einen Fehler bei Mehrfach-Zuweisungen.
-
Thread
[V] Diverse Labornetzteile, Messgeräte, C64, diverses
subwoofer, nicht mehr benötigt aufgerundeter Versand, 15e GEDC0126.JPG: Bastlerprojekthilfe SID-synthesizer Das waren meine Anfänge mit dem sidchip aus dem uCapps Forum, da kam sogar ein Ton raus, kein SID chip inkluiert, könnte ich einen AtmelSwinsid beilegen falls Interesse, aufgerundeter Versand
-
Thread
Serielle Ausgabe (VHDL)
until rising_edge in einem Prozess wird dein Sythesizer > nicht unterstützen. Kommt auf den Synthesizer und die Aufgabe an. Im Prinzip ging das mit ISE schon vor 10 Jahren: http://www.lothar-miller.de/s9y/archives/47-wait-im-Prozess.html Tim T. schrieb im Beitrag #6138581: > oder einen Counter
until rising_edge in einem Prozess wird dein Sythesizer >> nicht unterstützen. > Kommt auf den Synthesizer und die Aufgabe an. Im Prinzip ging das mit > ISE schon vor 10 Jahren: > http://www.lothar-miller.de/s9y/archives/47-wait-im-Prozess.html Stimmt, die Seite hab ich irgendwann schon mal gesehen
-
Thread
Linse von Smartphone verkratzt. Wie Abhelfen?
schafft, so kann man die Abdeckung auch gleich ersetzen. Das Eifon X z.B. verwendet Saphirglas = synthetischer Saphir, da geht auch mit normalen Glaslinsenschleifmitteln nichts mehr, da funktioniert nur Diamantstaub oder Paste. Sapirglas kann durch Fremdkörper entsprechender Härte auch verkratzen, es ist
MWS schrieb im Beitrag #6137004: > Das Eifon X z.B. verwendet Saphirglas = synthetischer Saphir, da geht > auch mit normalen Glaslinsenschleifmitteln nichts mehr, da funktioniert > nur Diamantstaub oder Paste. Irgend so ein Youtuber hat mal herausgefunden, dass das anscheinend
-
Thread
Netzteil Eigenbau
ich witzig. Scheint ja im Moment schwer in Mode zu sein so kleine Kisten mit diversen Mini Synth-Modulen aufzubauen und diese dann zu koppeln. Ist mitunter sehr cool was dabei rauskommt.
witzig. > > Scheint ja im Moment schwer in Mode zu sein so kleine Kisten mit > diversen Mini Synth-Modulen aufzubauen und diese dann zu koppeln. Ist > mitunter sehr cool was dabei rauskommt. Ha genau. Der Typ ist der absolute Hammer. Aber auch sehr freakig. Ja mache seit Jahren Musik mit Analogsynthesizern
-
Thread
Wärmepumpe für Einfamilienhaus 100 MxM Wohnfläche
dann lohnen sich Alternativen. Gäbe es so etwas wie ein "allerletztes" Faß Öl (und wäre es nicht synthetisch herstellbar), so wäre das wohl so teuer, dass niemand so bekloppt wäre es in der Heizung zu verbrennen.
es > teurer und wird es teurer, dann lohnen sich Alternativen. Die könnten auch aus Kohle synthetisiert werden. Ein solcher Liter Öl würde heute etwa 2,50 Euro kosten. Bei dem ganzen Wahrsinn sollte man bei Öl bleiben, bis zum letzten Fass...
-
Thread
kleiner NF-Sinusoszillator
als Anregung was geht wenn man will... https://hackaday.com/2019/10/28/worlds-smallest-midi-synth-now-even-better/ die SW anpassen und fertig.
-
Thread
Spektrum Analyzer: Welche RBW
schlecher sein) Phasenrauschen das man per Refernz von aussen einspeist wird niemals bis zur Frequenz-Synthese vordringen da die Quelle im Allgemeinen nur sehr schmalbandig an die interne Synthese angebunden wird.
-
Thread
FPGA Neopixel Implementierung
icestorm project by Mr. Cliffword and I was so impressed by yosys and arachne-pnr/nextpnr because Synthesis is a domain of some companies like synopsis, cadence, mentor graphics with very expensiv license costs. In my opinion Mr. Cliffword changed the rules in circuit design (http://opencircuitdesign.com
-
Thread
Seltsames Verhalten, Flanke wird nicht erkannt?!
etwas gelernt über VHDL! Kein Ursache, geht aber leider nur in der Simulation... :-( Für die Synthese funktioniert nach wie vor bestenfalls "wait until". Generell hilft da dann das Handbuch zum Synthesizer weiter.
-
Thread
Gitarreneffekte selber bauen
gut 2 Bit mehr, sondern nur knapp 2 und damit insgesamt gut 20. Bei 512 Geigen (das kann mein Synthesizer) kriegt man keinesfalls 22 Bit zusammen und schon gar nicht die theoretischen 25. Bei unterschiedlichen Samples mit abweichenden Spektren ist es nochmal anders.
nicht trägt. Im Produktionen verwenden wir CR daher meist für generische trocken Signale aus Synthesizern. Für Gitarren wäre das gut nutzbar - allerdings muss der Raumklang einer Gitarre zum Rest passen, was auch wieder Fragen nach dem Nutzen aufwirft.
-
Thread
GreenPAK FPGAs
die gerade in die PLD's reinpasst und nicht ein abstraktes Code-Gebrabbel woran sich Synthesetool verschluckt und unnötige große netzlistenbrocken auskotzt. Vielleicht kann man ja den Output der Synthese in das schematic Entry tool einlesen und hat so einen tatsächlichen Überblick HDL-Code
ece554/website/Xilinx/FPGA%20Editor%20Guide%203.1i.pdf Das *.ncd wird von der Toolchain [HDL]->synthese->map->par erzeugt.
-
Thread
AD9951 vs. ADF4351
. schön wäre es wenn man einenn DDS Synthesizer mit 16 Bit DAC findet und entsprechend hoher Samplefrequenz. Bei 75MHz Ausgangsfrequenz sollten das mindestens 300MHz sein. Je höher desto besser. Des´to einfacher wird es auch das Aliasingfilter
Oszillator wie den ADF4351 nehmen, dessen > Phasenrauschabstand doch überschaubar ist. > > DDS Synthesizer werden heute allgemein im KW TRX eingesetzt. Jedoch gibt > es auch hier Unterschiede, was die Auflösung des DA-Wandlers betrifft. > > Übliche Chips haben 12Bit ADC an Board. Bessere vielleicht
-
Thread
Funktionsgenerator selber bauen
Operationsverstärker aufbauen. Ich würde heutzutage einen Funktionsgenerator mittels direkter digitaler Synthese (DDS) aufbauen. Erfordert aber wieder Komponenten welche in deinen Augen keine Standardbauteile sind.
Operationsverstärker aufbauen. > > Ich würde heutzutage einen Funktionsgenerator mittels direkter digitaler > Synthese (DDS) aufbauen. Erfordert aber wieder Komponenten welche in > deinen Augen keine Standardbauteile sind. Richtig
-
Thread
Midi Out PNP-Transistor Schaltung
gelesen. Wie häufig schätzt du/ihr das Fehlen ein? Ich möchte damit hauptsächlich Instrumente (Synthesizer und Drum Pads) synchronisieren. Kann ich eine Vorkehrung in der Schaltung gegen einen fehlenden Optokoppler vornehmen? Ah ok! Ich könnte also quasi auch einfach meine Transistor-Schaltung
-
Thread
vhdl Fragen zum Code
=> '0'); ... d <= d + 1 when rising_edge(clk); [/vhdl] ist valides VHDL. Ob das dein Synthesizer akzeptiert und Sinn macht steht auf einem anderen Blatt und ist ausserhalb des VHDL Scopes.
Es gibt dann auch manchmal Warnungen wegen einem hohen Fanout eines Taktes, da könnte ja die Synthese das auch aufteilen und dann selbständig BUFG und BUFR dazwischensetzen.
-
Thread
HyperBus Ideen
meckert die Implementation, dass ich das Signal nicht an zwei verschiedenen Zielen verwenden darf. [Synth 8-5535] port <HyperRAM_RWDS> has illegal connections. It is illegal to have a port connected to an input buffer and other components. The following are the port connections : Input Buffer: Port
-
Thread
Hardware durch Vererbung - was ist möglich?
simulieren könnte. Einfacher wäre es wohl das FPGA in Echtzeit laufen zu lassen, weil die aufwändige Synthese wegfällt. Noch einfacher wäre es, überhaupt erst einmal die digitale Schaltung per Evolution errechnen zu lassen. > Oder ist dieses Gebiet tot und sollte es auch bleiben? Ja, ein seit 25 Jahren
Soll-Ergebnisse, also die Werte der Ausgänge und bekommt dann die optmierte Kombinatorik von der Synthese. Um dort funktionelle Optmierungen einzufügen, müssen nur die Gütekriterien ins VHDL mit hinein und als Ergebnis vorgegeben werden. Der Quervergleich unterschiedlicher Ansätze ist mit Design-Explorer-Funktionen
-
Thread
Denkfehler bei carry-chains?
. Unabhängig davon kann ich mir nicht recht vorstellen, dass der Code so überhaupt durch die Synthese geht (Du belegst LINE_OUT mit sum, die Vektoren haben aber unterschiedliche Breite).
-
Thread
Was ist Fast PWM ? Gesperrt
Letzteres ist offensichtlich die "symmetrischste" Position des Pulses, und dies führt z.B. bei der Synthese von Sinusschwingungen zu den geringstmöglichen Verzerrungen.
Letzteres ist offensichtlich die "symmetrischste" Position des Pulses, und dies führt z.B. bei der Synthese von Sinusschwingungen zu den geringstmöglichen Verzerrungen.
-
Thread
VHDL unsigned(slv & slv) geht nicht?
Gustl B. schrieb im Beitrag #6110705: > [Synth 8-944] 5 definitions of operator "&" match here > ["D:/vhdl/Spartan7_revc/Spartan7_revc.srcs/sources_1/AD9747.vhd":203] > zeig' mal deine 'use' clauses.
24 Bit Vector werden soll, oder 1 Array aus 3x 8 Bit. Gustl B. schrieb im Beitrag #6110705: > [Synth 8-944] 5 definitions of operator "&" match here Welche sind es denn? grüße
-
Thread
Warum Biosprit und nicht Solarfelder
für den Flugverkehr geeignet? Hier würde sich anbieten mit dem Wasserstoff einen weiteren Syntheseschritt zu machen und Methanol zu produzieren. Oder Hydrazin ;-) Methanol hätte den Vorteil der drucklosen Lagerung und Betankung.
-
Thread
Oszillator YIG 1,9-4,4 GHz Avantek ASF-9882/7841
um diese mistigen chinesischen ADF4351-ö.ä.-Boards auch mal aus Spaß einen Schaltplan für einen Synthesizer hingepinselt, siehe Anhang. Vielleicht kannst Du Dich da ja bedienen, was Referenz und DDS betrifft. Ist aber bisher alles nur Theorie und ungetestet. Vielleicht baue ich das in den nächsten Monaten
Softwareänderung und evtl. Anpassung des Rekonstruktionsfilters). Das sollte das Phasenrauschen vom DDS-Synth laut Datenblatt um mindestens 10 dB in 10 kHz Abstand verbessern. Jedenfalls danke für die Anmerkung. Werde ich umsetzen, sollte ich das jemals bauen.
-
Thread
n Bit Decoder rekursiv
dout'length)); end Behavioral; [/vhdl] Der Simulator macht das auch tatsächlich. Und auch der Synthesizer kann das in eine Schaltung umbauen. In dieser Schaltung ist von irgendeiner Rekursion natürlich nichts mehr zu sehen, weil in der Hardware ja alles auch für den schlimmsten Fall mit maximaler Rekursionstiefe
nicht üblich? Nein. Weil es eben keine "rekursive Hardware" mit variablem Abbruch gibt. Der Synthesizer muss immer die komplette Hardware ausrollen, deshalb ist es irreführend, wenn einem da irgendeine Rekursion vorgegaukelt wird. > Aber wäre meine Umsetzung oder Testbench so überhaupt richtig?
-
Thread
[V]Diverse Bauteile Lagerauflösung Verkleinerung
Werbetrommel zu rühren: Die Rolle 4069 hex-inverter ist noch zu haben (zB ist ein alter Retro-Synthesizer aus England der Wasp komplett mit den Dingern realisiert, Behringer baut den gerade nach, weil es eben nur analog ist und wenig Programmierung) ihr könntet also selber mit den 4069 kreativ werden
-
Thread
Vivado Simulation
ja jetzt wie früher mit 18.3. Am VHDL editieren und dann die Simulation neu laufen lassen. Ohne Synthese oder so. Und die neues Signale tauchen auf.
viel schneller gemacht sind, da man aus dem vollen VHDL Topf schoepfen kann und nicht auf Synthetisierbarkeit achten muss.
-
Thread
Programmierer werden
. Schau, was dich begeistert und steig darüber in die Programmierung ein. Musik? --> Synthesizer/exotischere Musik-Hardware/Software bauen Heimwerken/Basteln? --> es gibt so viele geile "Maker"-Projekte, die man relativ einfach nachbauen und dabei viel lernen kann und die man dann an die eigenen
-
Thread
FPGA mit minimalem Schaltungsaufwand
Schritte? Lattice Diamond installieren und mal versuchen den bestehenden Cyclone 2 Code zu synthetisieren. Dann siehst du schnell, wie portierbar der bestehende Code ist :-)
Einarbeitung, und im VHDL/Verilog Code. Ich würde also erst mal den bestehden Code auf dem neuen FPGA synthetisiern, und schauen, wieviel % der braucht, und welche Pins die Tools vorschlagen. > Zusammengefasst: Sind die genannten FPGAs für den Anwendungszweck > geeignet und schnell einsatzbereit? Was braucht
-
Thread
State Machine erkennt Quartus nicht
schrieb im Beitrag #6098608: > Die Datei habe ich angehangen. Die geht so aber nicht durch die Synthese, denn countval und MAX_CNT sind nirgends definiert. Die Zähler kannst du übrigens ruhig als Integer deklarieren, dann sparst du dir diese Umwandlungen im Stil von "countval <= to_unsigned(0, bitdepth
die Frage beantworten? Ist die Frage dumm? Meine Vermutung: Es hat keine Auswirkung auf die Synthese. Es geht um die übersichtliche Darstellung bei der Simulation. Richtig?
-
Thread
Defekt am R&S CMT 54?
vorliegende Differenz) einstellen kann. Das sehe ich aber im Blockschaltplan nur für dem Pfad des Synthesizers. Ich kann leider nicht zu 100% ausschließen, dass die Dämpfung der verwendeten Adapter zu groß ist. Ich denke allerdings nicht das diese gemeinsam um 40dB dämpfen. Ich wollte einen Funktionsgenerator
-
Thread
HF-Oszillatore für Funktechnik?
Band 1 und 2 (Oszillatoren in Bd. 2) U. Rohde beschäftigt sich in "Microwave and Wireless Synthesizers" auch ein langes Kapitel mit Oszillatoren, vor allem VCO's und rauscharmen osz. Mehr von der praktischen Seite: Hayward/Campbell/Larkin, "ARRL-Experimental Methods in RF Design" Was Bücher
-
Thread
Quartus: Node was determined to be a clock but was found without an associated clock assignment
Die Schaltung hänge ich mal an, ich weiß, das sieht alles Andere als optimal aus. Beim Synthetisieren gibt es eine Warnung: 332060 Node: A0 was determined to be a clock but was found without an associated clock assignment. Nun, ich habe keinen Plan von den Contraints..hab das erst mal bei
CLK-Eingänge > deiner FFs benutzt. Also Takt und Daten schön gemischt. Damit nimmst Du > der Synthese die Chance, den Takt auf einen der beiden globalen > (schnellen) Clocknetzwerke zu legen, die auch dein 7000er schon hat. Es gibt einen 6Mhz CLK vom Systembus in den Chip, der muß reichen. Die
-
Thread
ADF4351-Register
nicht "sehen" sollen. Das Ergebnis ist ein möglichst phasenrausch- und neben- linienarmes Synthesesignal. Dies wurde bereits in diversen ADF4351-Threads hier besprochen. Einfach mal die Suche anwerfen ....