-
Thread
FlipFlop initial value bei MachXO2?
Lattice LSE zur Synthese. Bilder sind im Anhang. Vielen Dank.
] GSR will not be inferred because no asynchronous signal was found in the netlist. WARNING - synthesis: Initial value found on instance \uart0/shift_register_i0_i0 will be ignored. WARNING - synthesis: Initial value found on instance \uart0/shift_register_i0_i5 will be ignored. WARNING - synthesis
-
Thread
ODELAY für Spartan 7? Oder nich?
wird wohl so sein: - du hast die entsprechende Stelle im Datenblatt gefunden - das Synthesetool hat das Datenblatt bestätigt
Datenblattes. Da ist eine Erwartungshaltung wie "subtile > Beleidigung" eher hinderlich. Und ein Synthesizer versteht auch nur was > im Code hingeschrieben ist und nicht was der Coder eigentlich gemeint > haben könnte .... Verstehe ich nicht. Wie beleidigt man denn Synthesizer? Aber paßt ja wieder
-
Thread
VHDL Simulation auf externem Server laufen lassen?
mutmasslicher Miner von der Nutzung der freien Server ausgeschlossen werden kann. Wenn es sich um synthesefaehigen und 'sauberen' clock-synchronen Code handelt, kannst du auch mit yosys und dem CXXRTL-Backend einiges beschleunigen, brauchst allerdings ein Stimulus-Frontend, braucht etwas C++-Code oder man
Wochen die Möglichkeit hatte das auf meinem FPGA zu machen, war ich fasziniert davon, dass die Synthese schneller ist als die Simulation. Der xaui core ist dann auch in wenigen millisekunden bereit. Zudem ist so eine Simulation auch gar nicht so ungefährlich. Die Realität ist doch immer anders.
-
Thread
Taktrückgewinnung aus serieller Datenübertragung
bekommen). Es gibt da verschiedene Libraries, das dann über mit PCs über API auszulesen. http://www.synthedit.com bietet da einiges. Auch über VST geht das. Wenn ihr unter Linux arbeiten möchtet, hat es auch das Libs zu. Damit bekommt ihr die PCs ohne Aufwand auf Microsekunden genau gesynched, wenn ihr
-
Thread
Vivado, Rechnen mit Klammern und Punkt vor Strich
Vivado zuverlässig oder muss man das ganze auf > mehrere Schritte verteilen? Zuverlässig synthetisieren? Ziemlich sicher nicht sofern es nicht alles Konstanten sind.
Felix U. schrieb im Beitrag #6367923: > Zuverlässig synthetisieren? Ziemlich sicher nicht sofern es nicht alles > Konstanten sind. Natürlich können das die Tools vernünftig synthetisieren, warum denn auch nicht? Es kann natürlich sein, dass das Ergebnis
-
Thread
PCB Layout automatisch generieren
Die hatten eine 74-TTL Bibliothek, mit der man beliebige VHDL Logikdesigns in Standardgatter synthetisieren konnte... ist aber lange her. Es gibt aber open source Synthese tools, die das vielleicht können. Spendiere wenigstens eine Groundplane und/oder ein paar Stützkondensatoren. Mit dem Kupfer
Logik und Latches. Die Pipelinestufen halbiert man auf die Halbzyklen. Für Synthesewerkzeuge und HDL ist so etwas allerdings nur schwer umsetzbar. Verilog kann zwar Latches beschreiben, aber Yosys hat bisher keine Möglichkeit, diese zu extrahieren. Es gibt einige Workarounds, welche
-
Thread
Umstieg auf Vivado oder lieber Lattice?
während sie bei Lattice nur zu 99.999% tun. Sehr sehr böse, und ich habe den Knackpunkt bei der Synthese dazu noch nicht eruiert. Fazit: Ohne IP-Cores gings in der Beziehung nicht. Hat mich ne Woche gekostet...:-(
-
Thread
Bildverarbeitung/Auslesen CMOS Sensor
Device Macro Instatiation -> Spartan 6 -> RAM/ROM die BRAM_*_MACRO Sachen gefunden. und unter Synthesis Constructs ->Coding Examples -> RAM -> BlockRAM gibt's auch was. Bin nun etwas verunsichert welches ich nehmen soll aber ich habe mir jetzt auch schon den UG383 Spartan-6 Block RAM User Guide geschnappt
Während der Synthese kann man das prüfen und optimieren lassen, zur Laufzeit geht das nur durch einen priority decoder.
-
Thread
verzweifelung bei warte schleife!
astro.uni-tuebingen.de/groups/electronics/VHDL.pdf Bücher sind auch Hilfreich z.B Buch R&S, VHDL Synthese
-
Thread
Taktfrequenz DDR2 SDRAM
sys_clk_ibufg in sys_clk_bufg zu ändern, oder?! Weiterhin bekomme ich sehr viele Warungen bei der Synthese, welche mit dem MemContr. in Verbindung stehen. (unconntected output port, signal assigned but never used). War das bei dir auch so? muss ich mir hier gedanken machen oder kann ich die Warnungen übergehen
es. maazie schrieb im Beitrag #3337452: > Weiterhin bekomme ich sehr viele Warungen bei der Synthese, welche mit > dem MemContr. in Verbindung stehen. (unconntected output port, signal > assigned but never used). War das bei dir auch so? muss ich mir hier > gedanken machen oder kann ich die Warnungen
-
Thread
WHEN OTHERS in einer FSM
? Wie stelle ich sicher das die SM dann nicht immer in den ungewollten States bleibt? Der Synthese sind diese Zustände erst einmal egal, nur wenn explizit (durch Commandos an das Synthese-tool oder Codierung) sage "Springe aus unbenutzten States in einen der 5 codierten", stelle ich sicher das
Lässt man others weg, wird der Simulator meckern, dass nicht alle Zustände abgedeckt sind. Bei der Synthese, gibt es nur 4 Fälle.
-
Thread
Synthesizer programmieren -> Dauer Notenlänge gesucht
Synthesizereinstellungen? Mercy Jürgen
es Guitarkits oder Klavierkits beinhaltet ist kein klassischer Synthesizer. Kann man dann einen klassischen Synthesizer als Drummodul verwenden? Ich danke euch allen hier. Evtl hab ich noch die ein oder andere Frage über Soundmodule oder Synthesizer. Dann frag ich
-
Thread
Sinusoszillator DIY lowcost
Sinusoszillator zu bauen, der etwa Frequenzen von 10 Hz - 20000 kHz erzeugt, sozusagen als einfachen Synthesizer? Danke! LG! :-)
Sinusoszillator zu > bauen, der etwa Frequenzen von 10 Hz - 20000 kHz erzeugt, sozusagen als > einfachen Synthesizer? Nun, mit den genannten Bauteilen kann man sicherlich einen Wienbrücken- generator bauen, einfach ist das aber nicht. Wesentlich einfacher ist es da, eine erprobte Schaltung mit OPV nachzubauen
-
Thread
Verständnisfrage - Schottky diode
kleineren Impuls in die Schaltung. Also, bei entsprechender Umgebung, wie z.B. einem Eurorack Synth sollte die Schutzschaltung deine digitalen Eingänge vor z.B. den 10V analogen Steuerspannung für die Tonhöhe schützen. Man muss sich halt immer fragen, vor was man die Schaltung (bzw. sich selbst
-
Thread
? Ansteuerung eines 4051
chinesisch) und die Suche nach einer deutschen Beschreibung wird höchstens bei irgendwelchen Selbstbau-Synthesizer Leuten von Erfolg gekrönt.
-
Thread
5V auf +/- 5V Skalieren
Hallo, Ich setzte in einem selbstgebauten MIDI->Steuerspannungsinferface für Synthesizer einen AD5668 8-Fach 16-Bit DAC mit Voltage Output ein. Bisher funktioniert alles gut, da ich nie andere Steuerspannungen als 0V-5V gebraucht habe. Nun habe ich aber einige Module, die eine
-
Thread
FF mapping auf array
Einfach zuweisen. Den Rest macht die Synthese. [vhdl] architecture rtl of dummy is constant ram_max : integer := 9; type ram_type is array (0 to ram_max) of std_logic_vector (7 downto 0); signal RAM : ram_type; begin
Und da bin ich ganz Berndls Meinung: Ich würde solche wilden Konstrukte (wenn sie überhaupt synthetisierbar sind) nicht blind dem Können des Synthesizers überlassen.
-
Thread
Suche Softcore Alternative mit Compiler und Debugger
habe mal einen allgemeinen JTAG TAP Controller basierend auf dem von opencores.org angehängt. Synthese für einen Virtex-5 lief durch. jtag_cores.v und lm32_top.v müssen natürlich entsprechend angepasst werden, um die JTAG-Signale für die I/O Pins durchzuschleifen.
-
Thread
Bastler_LC80 war Steuerungszentrale einer Kleinmodellbahn.
ja nur, das war noch Jahre vor Pong. Ach ja die Komposition dürfte auch noch auf einem analogen Synthesizer von Moog erfolgt sein. ;) https://de.wikipedia.org/wiki/Moog-Synthesizer#/media/File:1st_commercial_Moog_synthesizer_(1964,_commissioned_by_the_Alwin_Nikolai_Dance_Theater_of_NY)_@_Stearns_Collection
ein Tonbandgerät). Die Bänder mit den Programmen und die damit erzeugte Musik (3-stimmige Sound-Synthese und Lichtorgel, was war ich stolz!) lungern noch irgendwo auf'm Dachboden. Unglaublich, was man als Jugendlicher so für Zeit hatte.. :-)
-
Thread
TDK Spule 4H clonen
man solche Musik am besten unter Drogeneinfluss geniessen könne... Eine Stunde lang nur dieses Synthigeblubber und -gewaber.
-
Thread
Preiswertes Zeitnormal für TDOA Ortungssystem mit SDR
Skytraq S1216F8, der hat 10 nsec Time-Accuray. Heute gibts wohl bessere. Mit dem AD9548 und einem Synthesizerchip dabei können fast beliebige genaue Frequenzen erzeugt werden, auch diese 28,8 MHz notfalls. Als SDRs nutze ich auch Eigenbauten(von 2006) mit dem AD6636 drauf, die können max. ca. 8 Mhz Bandbreite
-
Thread
Sauerstofferzeuger
sollte dann auch ohne Wasserstoffperoxid funktionieren. Ich werde darüber berichten. Auch die Synthese von Kaliumpermanganat und Chromsäure (Chromtrioxid) sollte möglich sein. Sehr gut zu gebrauchen (und sehr schwer zu bekommen)für die Bohrlochreinigung vorm Durchkontaktieren welche mir immer noch
Wasserstoffperoxid > funktionieren. Ich werde darüber berichten. Bitte nicht. > Auch die Synthese von Kaliumpermanganat und Chromsäure (Chromtrioxid) > sollte möglich sein. Sehr gut zu gebrauchen (und sehr schwer zu > bekommen)für die Bohrlochreinigung vorm Durchkontaktieren welche mir > immer
-
Thread
open.Theremin V3 von GaudiLabs - Erfahrungen und Verbesserungen
Axels Bedenken) sagen, dass das Mini ein guter Wurf (2014) von Moog Music Instruments war. Der Synthesizer-Teil stammt aus dem Animoog und hat einige fette Sounds. Software-Update auf V1.1.1 habe ich problemlos über USB durchgeführt. Vor allem der Theremin-Modus gefällt mir sehr! Mit der Setup-Taste
http://www.thereminworld.com/Forums Coralie Ehinger aus der franz. Schweiz hat mich auf die Synthesizer der französischen Firma Arturia gebracht. Vom MiniBrute und MicroBrute gibt es die kompletten Schaltpläne auf hackabrute.yusynth.net Drin werkelt ein ARM7 (LPC2361FBD100). Übriges endet heute
-
Thread
Source-Gate-Strecke von Mosfet wird leitend
Kapazitäten zwischen allen drei Anschlüssen, damit nichts passiert. Zimmerpflanzen sind nützlich. Synthetikpullover ganz schlecht!
-
Thread
Gleitender Mittelwert rauscht
abzuziehen. Das ist _sehr_ viel weniger Rechenaufwand. Ich weiß es nicht: vielleicht erkennt dein Synthesetool ja auch, was du vorhast, und setzt es ohnehin so um. Deshalb lohnt sich ein Blick, wie die Komponente implementiert wurde.
nun wie folgt gesetzt. set_net_delay -max 20.000 -from .. -to .. Fehlermeldungen bei der Synthese bekomme ich hier bei nicht. Achim S. schrieb im Beitrag #5134583: > eigentlich nur eine Addition und eine Subtraktion nötig wären. Ich habe es nun soweit geändert und siehe da, statt 77% von
-
Thread
SN74LS193 Verständnisfrage
Datenblatt ist ein T-Flipflop. Wie das im 74LS193 realisiert ist spielt für die Simulation und die Synthese keine Rolle. Spätestens in der Synthese gibt es eh nur noch D-Flipflops plus Logikgatter. Um das Bauteil in VHDL zu beschreiben muss man nur die Zeitdiagramme und Logiktabellen im Datenblatt anschauen
-
Thread
USB MIDI Gerät
-4 Euro auf aliexpress, bzw. alle anderen STM32F1 dev boards) gebastelt (u.a. midi controller, synthesizer). Vorteil für dich wäre, dass du deine gewohnte Arduino Umgebung nicht verlassen müsstet. Tip: stm32duino.com Als "Zuckerl" gibt es auch eine Variante der Repo, in der USB-MIDI von Haus aus implementiert
Verbund. Da kannst du so viele Controller anbauen, wie du möchtest. Hatte so etwas mal bei einem Synthesizer, da war jeder Pro Micro eine Stimme als I2c slave und wurden in einem 328er als I2C Master zusammengefasst - quasi als Schaltzentrale. Damit hättest du dein modulares Prinzip mit Vierpolsteckern
-
Thread
"LED-Spectrumanalyzer"software ohne Fouriertransformation
entsprechend -18..+18dB) multiplizieren und das Ergebnis von einer umgekehrt aufgebauten "Synthesefilterbank" wieder zu einem Signal mit der Eingangsdatenrate "aufaddieren". Und schon haette man einen Equalizer, der mit deutlich weniger Rechenbumms auskommen wuerde, wie wenn man stumpf einen Haufen
Konstanten fuer die Multiplikation der Samples aus der 1. Filterbank errechnen. Dann wieder synthetisieren, et voilà - der Vocoder ist fertig. Fuer Sprache werden dann die Oktavfilter nicht ausreichen, also wird man dann fuer die Analyse- und Synthesefilter nicht mit 1/2 Unterabtastung rechnen, sondern
-
Thread
Kombinatorik und Takt trennen?
es einen Unterschied zwischen den beiden Anweisungen? Das mit dem "wait" kapiert nicht jeder Synthesizer. Simutechnisch ist es dasselbe. Meine ich.
schrieb im Beitrag #4605944: > Markus F. schrieb: >> Das mit dem "wait" kapiert nicht jeder Synthesizer. Niemals nicht hab' ich das geschrieben!
-
Thread
Mit Logiflash Programme für FPGA erstellen. Geht das?
es auf dieselbe Beschreibungsebene zurückzuführen, die entsteht, wenn man funktionelles VHDL "synthetisiert" also mit einem Parser ausrollt. Zudem soll die Logik ja optmiert werden. Dies geschieht aber eben auf der abstrakten Ebene besser. Zumindest ist es zweckmäßig nicht unnötig früh Annahmen über
-
Thread
Benchmark bei verschiedenen addierern
LUTs und eben die Elemente, die im Report > aufgeführt werden. Das was wir da sehen, ist der Synthesereport, denn Duke Scarring schrieb im Beitrag #5626775: >>> Unit <Validator> synthesized. Der Synthesizer macht aus der Beschreibung noch keine LUTs, sondern erkennt erst mal, welche Funktionen/Module
eine Approximation davon) beschreiben und dann Yosys drauf loslassen. Das ist aber auch nur ein Synthesizer...
-
Thread
Verbesserungsvorschläge gesucht
dass der Update in nur einem Takt erfolgt. > Schau mal lieber auf die HDL/Macrostatistik der Synthese, da sagt er dir > welche Module und wieviele er erkannt hat und umsezt. Yepp - das habe ich jetzt gemacht. Als erstes habe ich aus tmp wieder ein Signal gemacht und den Code so umgestellt,
HW auch mal mit dem PB verbindest und nuzt! Vorallem aber machst du etwas das auserhalb der Synthese auf dem Baord funktioniert, Synthetisieren kann man viel ob es *logisch* das macht was man möchte ist dann ein anderes Problem. > Ich komm halt aus der objektorientieren Ecke und denke über >
-
Thread
Shiften mit VHDL
downto 0) <= "100"; begin : : [/vhdl] Ein Tipp: schenk dir zu Weihnachten das Buch "VHDL-Synthese" - Reichhardt/Schwarz - ISBN 3486581929.
> Ein Tipp: schenk dir zu Weihnachten das Buch "VHDL-Synthese" - > Reichhardt/Schwarz - ISBN 3486581929. Genau das hab ich AUflage 4 ! ABer da steht nichts drin über srl und sll :-(
-
Thread
Variablenfehler
process; end architecture; [/vhdl] Sieh dir mal ein Buch zu dem Thema an. Mein Tipp: VHDL-Synthese von Reichardt/Schwarz In dem wird nicht VHDL erklärt (wie in so vielen anderen). Es werden explizit VHDL-Templates für die Synthese vorgestellt und abgehandelt.
Aus langjähriger Erfahrung: Synthese-Tools sind doof ! Gut - nicht vollkommen doof, aber doof ! Wenn Du 'gute' Ergebnisse haben willst, solltest Du Deinen Dialekt so 'einfach' wie möglich gestalten: je mehr Menschen auf dieser
-
Thread
mit VHDL optimieren
Das wird doch sicher als ROM synthetisiert...?
Christian R. schrieb: > Das wird doch sicher als ROM synthetisiert...? Nein. Die Lücken zwischen den input Werten (Adressbreite) sind zu groß...
-
Thread
FSM als pipeline Ausführung?
Maximum combinational path delay: No path found[/pre] [pre]Advanced HDL Synthesis Report Macro Statistics # Multipliers : 2 16x16-bit registered multiplier : 2 # Adders/Subtractors
haben. Variablen, die später nicht mehr benötigt werden, kann man weglassen, oder laesst sie die Synthese eliminieren. So kann man auch die Verzögerungen der RAMs und externen Quellen im Bezug auf den FPGA-Zeitpunkt NULL (pipe start) gut einbringen. extern_dsp_data_t2 z.B. sind die Daten aus einem
-
Thread
Toningenieur
hmm, danke für eure ehrlichen Antworten. Gibt es Deutschland den Firmen die z.B. Synthesizer, etc entwickeln. Glaub die sind alle in Japan, täusche ich mich?
Native Instruments in Berlin scheint ganz gut zu laufen. Die entwickeln DJ-Programme und Software Synthesizer. Ich denke, wenn du dich für Musik interessierst ist das ganz gut. Hat aber halt nichts Hardware zu tun.
-
Thread
MIDI Protokoll
das ich einer hexzahl einen MIDI code zuweisen kann und dieser dann übr den MIDI Port an denn Synthesizer geht?
jetzt vielleicht richtig wenn ich sage dass das midi protokoll immer das selbe ist. unabhängig vom synthesizer! Nochmal für mich: ich gebe im MIDI protokoll lediglich an welcher ton auf welchem Kanal wie laut ist. aber nicht das instrument (z.B. Piano) dieses muss ich am synthesizer einstellen. Und ich
-
Thread
FPGA stürzt ständig ab
für das HD Videosignal. dazu mal einige Warnungen die er anzeigt. Warning: Timing-Driven Synthesis is skipped because the Classic Timing Analyzer is turned on Warning: PLL "PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[0] feeds output pin "HD_CLK~output" via
-
Thread
Impuls von schnellem Taktbereich in langsameren umsynchonisieren
Resets interpretiert. Bei Xilinx ist das so, aber Valkos RTL-Schematic ist von einem anderen Synthesetool... Mich würde der Quelltext interessieren. Marcus Harnisch schrieb im Beitrag #2137580: > unter dem Begriff "flancter" Die Sache mit dem /flancter/ muß ich mir bei Gelegenheit auch mal genau
-
Thread
Eine Zuweisung mit Concatenation auch einfacher möglich?
Signale darstellen, weil die Zuweisung ja weder bedingt ist noch in einem Prozess steht. In der synthetisierten Hardware ist das dann ein und derselbe Register. Richtig? Wie ist es aber im Falle einer Zuweisung wie von Lothar hier http://www.mikrocontroller.net/topic/218327#2179085 empfohlen. Sind die
end if; end process; c <= a; Dann wird in c eine Kopie von a angelegt.a wiird von der Synthese herausoptimiert und nicht als FF synthesiert,stattdessen das Signal c.
-
Thread
VHDL verschiedene Takte gleichzeitig benutzen
am besten du kaufst dir erstmal das buch vhdl-synthese von reichardt und lernst im selbststudium. Das was ihr machen müsst ist nicht schwer, aber man muss schon etwas Bescheid wissen was man eigentlich tut
> als in 3 Monaten qualvollem Selbststudiums...;) Kauf dir das Buch "VHDL-Synthese" von Reichardt/Schwarz, oder leih es aus. Ich vermute sehr stark, dass du es noch nicht hast... ;-)
-
Thread
Logicanalyzer für Pollin CPLD (HW+SW)
wenns hilft : Collapsing Input Limit (2-54) : 30 Collapsing Pterm Limit (1-90) : 27 die Synthese steht übrigens auf Area und nur der Fitter auf speed zusammen mit dem gewünschten timing contraint. Synthese Effort auf high sollte klar sein. Bei so einem knackvollen Design muss man halt
bei 50 MHz 1 MBaud Übertragungsrate habe und das ganze in den CPLD gepresst, wobei ich allerdings Synthese und den Fitter auf Area stellen musste. Mit Speed bekomm ichs irgendwie nicht hin. Jedenfalls hab ich dann noch ein einziges mal Daten vom Board bekommen und dann nichts mehr. Die beiden Regler
-
Thread
Altera + VHDL
Hängt es am download oder an der Synthese, was die beiden Rechner angeht?
-
Thread
neue version: Xilinx ISE
Jetzt hab ich's getestet: 1)vor Installation Service Pack -die Synthese brach ab da das Top-level design angeblich in zwei Bibliotheken (work und WORK) steckte Einfügen der Option "-work_lib work" in den XST Aufruf löste das Problem. Ob Synthese per Projektnavigator
Designs fiel von 1201 auf 1190 slices, das timing ist etwa geblieben, die Durchlaufzeit für Synthese/Implementation ist nahezu gleich. Im Report sind neu Infos zum modularen designflow (dynamische reconfiguration). (2)mit ServicePack SP1: läuft komplett durch, keine Unterschiede zu ohne SP1
-
Thread
DDS-ICs mit digitalem Ausgang
CORDIC ist aber einfach in der Gesamtschau (Platz, Geschwindigkeit, Implementierungsaufwand, Synthetisierbarkeit, Übertragbarkeit) das Effektivste. Bei high speed DDS-Applikationen, wo moduliert werden soll, scheidet er aber schnell aus.
-
Thread
Besteht Interesse an AVR-Peripherie?
Getestet wurde es auf einem Spartan3. Es ist aber so generisch aufgebaut, dass auch eine ASIC Synthese möglich ist (welche auch durchgeführt und simuliert wurde). > Für welches board ? Wenn es nicht als Werbung aufgefasst wird, für das hier: http://demotag.iaik.tugraz.at/index.php/DemoTag_Overview
kleiner Bootloader und ein Loader Programm für Linux, damit man nicht für jedes Program neu synthetisieren muss. Adressen der IO-Register lassen sich im config.vhdl ändern.
-
Thread
Sommercamp TS- 146 DX
mit Sommerkamp TS146DX: https://www.rigpix.com/sommerkamp/ts146dx.htm Ein Mobilgerät mit PLL-Synthesizer und LCD-Anzeige, also wesentlich neuer.
-
Thread
mehrkanalige (<2) Audio-Ausgabe mittels PC-Soundkarte
surround-karte funktioniert. die andere idee wäre das audio routing in der simulation einzurichten zb "synthedit" (http://www.synthedit.com/ pro-version kann mehrkanal, stereo ist free) oder das gespeicherte routing als vst-plugin in einem vst-player das audio wiedergeben/durchreichen (wie ein simuliertes effektgerät oder synthie) (https://www.hermannseib.com/vsthost.htm , https://www.hermannseib.com/savihost.htm) (weiß wieder nicht ob mehrkanal unterstützt wird).
-
Thread
(V) C64, 1541 und Datasette
> Synthesizer bauen. Man muss seine Erwartungen aber sehr weit zurueckschrauben. Selbst damalige monofon spielbare Einstiegsgeraete, wie ein Korg MS-20, uebertreffen einen "manuell" angesteuerten SID
sondern die aufwendige Ansteuerung. Der SID ohne das, erinnert eher an eine Quaeke als einen Synthesizer. Der beste Platz fuer einen SID, bleibt fuer mich der Sockel in einem C64.