-
Thread
Der Begriff Jitter und DDS
den beiden Frequenzen hin und herzappelt um im Mittel die 15MHz > zu erreichen. Bei einer idealen DDS liegen alle generierten Signalwerte exakt dort, wo das zu synthetisierende Signal lang läuft. Bei einer korrekt implentierten, realen DDS liegen sie dort, wo das im Rahmen der Quantisierung möglich
das maximal benötigte >Signal 32kHz sind. Das kann ja schon ein AVR mit der berühmten Jesper-DDS. https://www.mikrocontroller.net/articles/DDS#Anwendungen >Reicht da ein einfaches RC Glied oder würdet ihr was anderes empfehlen? >(Hab hier leider keinerlei Erfahrungswerte) Meist nimmt
-
Thread
Rechteck -> Sinus, Dreieck, Sägezahn(!)
DDS?
Deine Signale werden halt stufiger wenn du DDS verwendest. Aber bei den heute verfügbaren DA Auflösungen... Mit einer Analogen Schaltung steht man halt vor anderen Problemen. Wenn du die DDS direkt vom AVR machen lässt bist du mit der Frequenz
-
Thread
DDS Interpolation
irgendwie stattfinden. Im Extremfall durch das Bandlimit eines OPs nach einem DAC. Eine hochaufgelöste DDS als NICHT-Sinus geht so richtig nur mit einer zweistufigen DDS. Die eine für die Frequenz, mit Sinus und Filter und PLL als Frequenzhochsetzer als Takt, die andere mit fester Auflösung und hoher Grenzfrequenz
Zweistufige DDS? Wie muss ich mir das vorstellen? Gibts da ein Prinzipschema?
-
Thread
AD9833 will einfach nicht.
(1<<SPIF) ) ); SET(CS_AD9833); } void DDS_off(void) { state = (1<<B28) | (1<<DDRESET) | (1<<SLEEP1) | (1<<OPTBITEN) | (1<<MODE); DDS_write(state); state &= ~(1<<DDRESET); _delay_ms(1); DDS_write(state); } void DDS_freq
(1<<SPIF) ) ); SET(CS_AD9833); } void DDS_reset(void) { state = (1<<B28) | (1<<DDRESET) | (1<<SLEEP1) | (1<<OPBITEN) | (1<<MODE); DDS_write(state); state &= ~(1<<DDRESET); _delay_ms(1); DDS_write(state); } void DDS_freq
-
Thread
wieder einmal dds
aber als reinen ASM-Block. Siehe [[DDS]] und http://www.myplace.nu/avr/minidds/index.htm MfG Falk
RS232 habe ich mal kurz entfernt.Hier wird nur der Additionswert gesetzt.) Man sieht, wie die DDS in Asembler sehr einfach zu realisieren ist. gruß hansl
-
Thread
relocation truncated to fit - msp430
kompiliere, dann bekomme ich folgende Fehlermeldung: [code] /opt/dev/MED_Serie/MED_Bedienteil/msp430_dds/dds_brt.c:47: relocation truncated to fit: R_MSP430_16_PCREL_BYTE against symbol `reload_mod_freq' defined in .data section in objs/dds_brt.o /opt/dev/MED_Serie/MED_Bedienteil/msp430_dds/dds_brt.c:
relocation truncated to fit: R_MSP430_16_PCREL against symbol `mod_freq' defined in .bss section in objs/dds_brt.o /opt/dev/MED_Serie/MED_Bedienteil/msp430_dds/dds_brt.c:47: relocation truncated to fit: R_MSP430_16_PCREL against symbol `mod_freq' defined in .bss section in objs/dds_brt.o /opt/dev/MED_Serie
-
Thread
-
Thread
Intel PLL als VCO
Korrekt, DDS macht ordentlich Jitter. Vielleicht kann man auf das Signal aus einer DDS eine träge PLL locken ...
Frequenzerzeugung, dann ist es aber keine PLL mehr. Eine andere Frequenzerzeugung ist zum Beispiel DDS. https://www.mikrocontroller.net/articles/DDS
-
Thread
Elektronisch steuerbarer Oszillator
Schau mal nach DDS AD9834 bei QRPProject.de in der UNIDDS zu finden. DDS, Platinen etc. gibt es immer auch einzeln.
Aber die Funktionsweise eines DDS ist schon klar? Weshalb man welchen wert bei jedem clock hinzuzaehlen muss ist auch klar? die kommunikation zum DDS ist auch klar? Das Datenblatt schon angeschaut? Ich zieh mir eigentlich eher ein
-
Thread
variable Taktfrequenz beim FPGA
Falls du nur Recheck brauchst, dann können die Berechnungen auch im FPGA erledigt werden. Ein DDS-IC wäre hier etwas Overkill. Du kannst ja mal nach: numerically controlled oscillator (NCO) direct digital synthesis (DDS) googlen bzw. hier im Forum suchen.
ca 20 MHz erzeugen. Das alles geht dreimal einfacher mit einem externen, komplett integrierten DDS-IC. MfG Falk
-
Thread
wenn long long nicht mehr reicht
Byte[i + 6] = ACC; } Byte[0] |= 0x01; } } //************** 48-Bit Ergebnis an DDS senden ************************ Set_DDS_Reg(0x04,Byte[5]); // Frequency Tuning Word 1 <47:40> Set_DDS_Reg(0x05,Byte[4]); // Frequency Tuning Word 1 <39:32> Set_DDS_Reg(0x06,Byte[3]); // Frequency Tuning Word 1 <31:24> Set_DDS_Reg(0x07,Byte[2]); // Frequency Tuning Word 1 <23:16> Set_DDS_Reg(0x08,Byte[1]); // Frequency Tuning Word 1 <15:8> Set_DDS_Reg(0x09,Byte[0]); // Frequency Tuning Word 1 <7:0> } [/c] Ein 88-Bit
-
Thread
Hochauflösende DC-Motor PWM / Sweep
Mike schrieb im Beitrag #7697261: > Habt Ihr Ideen wie ich meine Genauigkeit hier erhöhen kann? DDS, aber das erzeugt Jitter. DDS sinus gefiltert und mit Komparator dann wieder in PWM geht ohne (relevanten) Jitter.
Michael B. schrieb im Beitrag #7697308: > DDS, aber das erzeugt Jitter. nicht wenn man es richtig macht > DDS sinus gefiltert und mit Komparator dann wieder in PWM DDS gefiltert, dann PLL, dann wieder DDS
-
Thread
DDS simulieren mit LtSpice möglich?
eines DDS-ICs. Plan B ist, dass ich eine kleine DDS-Software schreibe und die Werte über eine PWL Datei in LtSpice ausgebe. Unschön, jedoch machbar. Aber ich kenne LtSpice nicht gut genug, um zu wissen, ob's
du ein Modell eines DDS-IC nachbauen, um dessen Funktionsweise zu illustrieren? Dazu wäre wiederum kein S&H nötig (der kommt im DDS-IC auch nicht vor).
-
Thread
Wie wobbelndes Rechtecksignal 7-9MHZ erzeugen?
. Warum ich das so betone folgt nun. Natürlich habe ich schon diverse Geschichten auf Basis von DDS probiert. - Das erste was ich mir zugelegt habe war das Gerät von ELV (DDS-10) mit dem AD9833. Dieser, ich nenn es mal so, rudimentäre Chip kann nicht wobbeln, aber im Zusammenspiel mit einem µC
Mit einer DDS die mit 50MHz getaktet wird sollte es schon möglich sein ein Signal von 7 .. 9 MHz sauber zu erzeugen. Hast du auch das Tiefpassfilter hinter der DDS richtig dimensioniert ? Da sollte schon ein Cauer
-
Thread
MSP430: Sinus höherer Frequenz per PWM erzeugen
Beispiel sollte es bis etwa 5 kHz Ausgangssignal bei etwa 62 kHz PWM Frequenz (= Sampling Rate für den DDS) funktionieren.
Den analogen Tiefpass brauchst du auf jeden Fall. DDS brauchst du zusätzlich, falls die Frequenz des Sinus unabhängig von der PWM-Frequenz sein soll. Bu willst Z.B: winkel = (winkel+ 32.1 )&255; Geht nicht so einfach, da nimmt man den DDS-Algorithmus
-
Thread
Clock Generator mit variabler Frequenz
Nur "Funktionsgenerator" impliziert das auch Sinus&Co. ausgegeben werden sollen. Da kann man auf DDS zurückgreifen, einfach mal suchen ...
variable Frequenz mit i.d.R. wählbarer Kurven- form abgeleitet wird. Und das passiert alles intern im DDS-Chip. Ein µC hat dann lediglich die Aufgabe, die Register des DDS-Chip so zu beschreiben daß der die gewünschte Frequenz und Kurvenform ausgibt. Jitter ist für DDS übrigens normal und technisch
-
Thread
zeitliche Fehler-Akkumulation verhindern
Ein digitale DDS wird verwendet, um einen Steuertakt für ein Zielsystem vorzugeben. Die Frequenz beträgt zwischen 100 und 180kHz und bewegt sich hin und her. Die DDS wird mit einer Abtastfrequenz von 24MHz erzeugt.
von DDS sprechen kann? Irgenwie schon, es ist halt nur eine 2 Werte Tabelle und ein 1 Bit DAC. Besser wäre der Begriff NCO. Dass er eine richtige DDS mit Sinus oder Dreieck (spart die Wellentabelle) verwenden
-
Thread
Frequenzerzeugung ohne DDS Overkill??
Bitte lesen!! Er will eine Rechteckspannung, da ist DDS definitiv ein Overkill
"Die DDS chips von analog können das doch auch, ich kapier einfach nicht, wie die des machen!" Ich weiß nicht von welcher (Preis-)Klasse von DDS-ICs wir sprechen, aber einige haben eine PLL mit drin, die den
-
Thread
DDS fuer Modulationen
Hi, Das DDS im Core Generator von Xilinx bietet Moeglichkeiten, Modulatoren zu schaffen. Soweit ich weiss wird DDS eingesetzt um verschiedene Signale wie Sinus-Wellen zu generieren. Hat das mit Modulationen zu
Interessant ist, wie die DDS darauf reagiert. Bei der Xilinx DDS habe ich durchaus unakzeptable Verzögerungen gefunden. Da ist es oft besser, man baut sich die Tabelle selber und steuert per Hand.
-
Thread
Phasenregelschleife und DDS
ist mir auch klar (Ich stelle mit dem Teiler in der Rückkopplung der Regelung meine Frequenz ein). DDS ist natürlich ein ganz anderes Verfahren und auch dort habe ich mich eingearbeitet. Ich habe bei meinen Recherchen gelesen, dass ein Digitaler PLL eine NCO besitzt, was im endeffekt eine DDS ist. Nun
nehme mal an: was ist der Vorteil eines digital gesteuerten VCO (aka DDS) gegenüber einem analog gesteuerten VCO? Da wären mehrere: Ein DDS kann viel weitere Frequenzbereiche überstreichen als ein analoger VCO. Und es kann bei der Gelegenheit auch gleich noch eine
-
Thread
DDS-IC für Funktionsgenerator
Und wenn man mehre DDS nimmt und die ausgänge auf einenm Adierer-Verstärker gibt? Würde das reichen? Ich habe noch eine Frage gibt es ein DDS wo bis zu 100MHz als Sinus erzeugen kann? Gruß Marco
da sagt man das so bzw. kann man das so sagen. Für alle zum Schweizerdeutsch lernen: "...gits en DDS wo bis 100 MHz Sinus erzüüge chan..."
-
Thread
NF-Signal mit µC erzeugen
. Designziel ist ein niedriger Klirrfaktor und einfache Aufbau. Wie würdet ihr das realisieren? DDS im µC oder dedizierter Chip? Gibts da was feines?
DDS von Analog Devices AD9835 bis ca. 20 MHz http://www.analog.com/en/prod/0%2C2877%2CAD9835%2C00.html
-
Thread
Suche Lösung für Waveformgenerator mit frei wählbarem Signalverlauf
Hallo Ralph, > Lese dich mal in das Funktionsprinzip eines DDS Syntehsizers ein. > Das widerlegt deine These ( siehe oben ) vollständig. Ich habe mir gerade den Wiki-Eintrag zu DDS durchgelesen: http://de.wikipedia.org/wiki/Direct_Digital_Synthesis Wenn ich
sinnvollerweise wieder anpassen. Oder man muss mit dem Mikroprozessor rechnen. Aber der ist mit dem DDS eh andauernd beschäftigt. Vielleicht wäre es zu überlegen den DDS Synthesizer zu Fuß mit TTL-Gattern aufzubauen, und den Mikroprozessor nur für die Eingabe zu benutzen. Die Eingabe verlangt ja ein binäres
-
Thread
5V Leitung hinter Tiefpass gestört
mehr an der Ausgangsbuchse raus. (Mehrfach getestet) Intern läuft die ganze Geschichte über einen DDS mit 1.25Mhz für die kleinen Frequenzschritte und für die FM Modulation, 2 VCO`s und 3 PLL`s. Ist FM abgeschalten, dann erzeugt der DDS ein 1.25 Mhz Signal. Das wird aber alles noch deutlich komplexer
dem Mixer bzw. dem Teiler keine 1.25 Mhz raus für den Vergleich in der PLL mit dem 1.25 Mhz aus dem DDS. Das Signal vom DDS fluktuiert auch noch immer von der Qualität stark, mal ist es sofort da und steht, mal ist es verrauscht, mal kaum sichtbar, egal ob warmgelaufen oder nicht.
-
Thread
krumme Frequenzen aus 50Mhz erzeugen
[vhdl]library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity DDS_ClockDivider is port ( clkin : in std_logic; reset : in std_logic; out : out std_logic ); end entity DDS_ClockDivider; architecture Behavioral of DDS_ClockDivider
Wolfram F. schrieb im Beitrag #7602635: > Mit DDS soll es wohl ziemlich genau und mit wenig Jitter sein: >> Die Verwendung eines DDS (Direct Digital Synthesis) kann >> dazu beitragen, Jitter zu reduzieren, da es eine präzisere Steuerung >> der
-
Thread
Sinus erzeugen (bis 20 Hz)(bis 10Vpp)
DDS direkt auf dem AVR (siehe [[Digitaler Funktionsgenerator]]), Ausgabe über PWM, OP-Amp für die Amplitudeneinstellung.
So, ich habe mir das jetz mal aufgezeichnet. Und so solls gehen: -Vom uC aus steuere ich die DDS (gibt die Frequenz vor) und den DAC. -Nach dem DDS Ic ist ein aktives Tiefpassfilter geschaltet, welches das DDS Signal glättet und die Amplitude auf 10Vpp erhöht. -Der DAC teilt die angelegte Referenzspannung
-
Thread
Würde gerne Assembler in C umschreiben, aber ich blick's net
Makefile dazu erfinden lassen von Mfile, da bekomme ich: [pre] In file included from main.c:6: DDS.h:27: warning: function declaration isn't a prototype DDS.h:28: warning: function declaration isn't a prototype DDS.h:29: warning: function declaration isn't a prototype DDS.h:30: warning: function
anfangen, sind übrigens tabu für dich als Anwender, vermeide also besser sowas: [c] #ifndef __DDS_DATA_H__ #define __DDS_DATA_H__ ... #endif [/c] Schreibe stattdessen: [c] #ifndef DDS_H #define DDS_H ... #endif [/c] (Es ist mehr als sinnvoll, dass der Name dieses Makros mit dem Namen
-
Thread
DDS im Mega32, 50Hz bis 500Hz Sinus
brauchst also mindestens 500Hz*40=20kHz Interruptfrequenz. Nimm am besten 256 Sinuswerte und einen 16bit DDS Akkumulator. Im Interrupt schreibst du dann folgendes: dds_acc=dds_acc+dds_add; wert=sinus[dds_acc/256]; Fertig ist die DDS. Die Ausgangsfrequenz beträgt nun 20000kHz/65536*dds_add Die Auflösung
ich alles im Interrupt machen, dann kannst du in Mainloop was beliebiges ausführen, ohne dass es die DDS stört.
-
Thread
Zweierkomplement zu unsigned vector Problem
end component; --------------------------------------------------------------------- component DDS port ( clk: in std_logic; sine: out std_logic_vector(13 downto 0)); -- DDS output from Xilinx DDS IP in 2's complement end component; --------------------------------------------
end component; --------------------------------------------------------------------- component DDS port ( clk: in std_logic; sine: out std_logic_vector(13 downto 0)); -- DDS output from Xilinx DDS IP in 2's complement end component; --------------------------------------------
-
Thread
Spektrum Analysator
können. > Warum gibt es dann aber keinen OpenSource > Spektrumanalysator Projekt auf Basis der DDS-ICs von AD, der von bspw. > 9kHz bis 1GHz oder weiter geht? Weil allein die spektrale Unreinheit eines DDS-Signals ihn meiner Meinung nach bereits untauglich für einen Spektrumanalysator macht.
Jörg Wunsch schrieb im Beitrag #1827695: > Weil allein die spektrale Unreinheit eines DDS-Signals ihn meiner > > Meinung nach bereits untauglich für einen Spektrumanalysator macht. Jörg die modernen Spektrumanalyzer verwenden zunehmend tatsächlich auch DDS-Synthesizer. Allerdings ist
-
Thread
Poti, bis wieviel MHz brauchbar
Hi, Stephan, > Beitrag "DDS Amplitudenregelung" Hans Körner hatte mit dem Preh-"Poti" die richtige Antwort. Eine Alternative oberhalb einer unteren Grenzfrequenz wäre ein Pi-Glied aus PIN-Dioden. Der H-Widerstand einer PIN-Diode
Hallo Wolfgang, ich denke Du meinst so was hier. Stammt von hier: http://www.vk5tm.com/homebrew/dds/dds.php Allerdings ohne Ergebnisse. Schade eigentlich. Ich weiß das der Abschwächer oder die VGA Lösung besser wären. Da ich aber meist TTL benötige kann ich gut damit leben. Danke Gruß
-
Thread
Fehlermeldungen beim Assemblieren (ATmega8)
(82) : warning : Register already defined by the .DEF directive dds_mega8_mit_LCD.asm(83) : warning : Register already defined by the .DEF directive dds_mega8_mit_LCD.asm(93) : warning : Register already defined by the .DEF directive dds_mega8_mit_LCD.asm(94) : warning
(82) : warning : Register already defined by the .DEF directive dds_mega8_mit_LCD.asm(83) : warning : Register already defined by the .DEF directive dds_mega8_mit_LCD.asm(93) : warning : Register already defined by the .DEF directive dds_mega8_mit_LCD.asm(94) : warning
-
Thread
Genauer und schneller Sinus im FPGA
Hineingleiten" in den neuen Zustand (Amplitude / Frequenz). Will man das nicht, braucht es eine DDS mit FIR-Filterung. Auch einen Cordic könnte man filtern.
. Inwieweit da die Sprünge in der DDS beseitigt werden, muss man sehen. Auch da muss man in der Regel mit dithering arbeiten: http://www.96khz.org/oldpages/limitsofdds.htm
-
Thread
Ziehbarer Quarz SiT3521 als PLL input
Frequenz. Mit DEM range (schön dass du uns den nun veraten hast) wird das auf eine mehrstufige DDS hinauslaufen. Dazu fehlt noch das REQ in welchen Stufen = Zentralfrequenzen die PLL arbeiten muss. Die müssen mit einer DDS abbildbar sein. Eventuell schaffst du es, umschaltbare DDS-Frequenzen zu
Anstelle der mehrstufigen DDS oder analogen Filterung kannst du auch einfach einige jitter cleaner verwenden. 2-3x Si5326 und der DDS jitter verschwindet im phasenoise. Ob der 5326 aber mit dem Clock vom 9851 stabil läuft oder
-
Thread
Arduino Timerprobleme - suche programmierbaren Oszillator
Falk B. schrieb im Beitrag #7081472: > Nö. Das sind einfache Zähler und Modulooperationen. DDS in Software. Ach nö. Ein Zählerausgang liefert hi oder lo und damit nur das Vorzeichen, während ein DDS ein analoges Signal liefert und damit schlußendlich eine Stützstelle, die nach einem Tiefpaß
Hier das gewünschte Programm mit 4 Kanal-DDS: 4 Outputs auf PB5 .. PB2, auf PB1 zum Test die DDS-Frequenz 31250 Hz Hänge mal einen Lautsprecher an PB5 (D13)... chromatische Tonleiter 220 - 440 Hz D12 - D10 ändern anfangs (nach jedem Durchlauf
-
Thread
SDR: DDS für Rechteck ohne DAC?
gemacht. Was jedoch ungewöhnlich ist: Um die Phaseninformation zu erzeugen, gibt es im FPGA ein DDS, welches aber nur das höchstwertige Bit ausgibt, mit einem DDS-Takt von 166 MHz. Nun hat man ja dadurch einen riesigen Jitter, deshalb wird üblicherweise beim Erzeugen von Rechtecksignalen per DDS zuerst
Anitaliasfilter filtert und dann wieder einem Komperator zuführt. Dafür > sind die Komperatoren, die einige DDS Bausteine On-Die haben, gedacht. Weiter unten sieht man das Prinzip auch in dem Schaltbild von Helmi: Nachdem der per DDS erzeugte Sinus analog aus dem DDS-Chip rauskommt,geht er zum Antialiasfilter
-
Thread
UpChirp / DownChirp mit Phasenmmodulation
das es keinen DAC MIT 60 GHz gibt. Aber wenn ich mit einer Integer-N-PLL zur Multiplikation eines DDS-Signal sieht die Welt doch ganz anders aus. Man könnte ein DDS Bausteil nehmen oder auch ein FPGA was mir die Erzeugung der verschiedenen Rampen erleichtern würde. Jedoch stellt sich mir immer
mal das erste Bild was ich oben im ersten Beitrag angehangen haben: Um die Anforderungen an den DDS zu senken, kann eine Integer-N-PLL verwendet werden, um die Ausgangsfrequenz des DDS zu multiplizieren. Ein spannungsgesteuerter Oszillator (VCO) erzeugt ein Ausgangssignal, dessen Frequenz [fout] um
-
Thread
Wie am geschicktesten DD Synthese in C Programmieren?
DD Synthese =>DDS => direct digital synthesis....
Pointer sein. #define hi 0 //je nach Endianess des Zielsystems union {t_int32 i32;t_int8 Byte[4]} ddsSum,ddsAdd; ddsSum.i32 += ddsAdd.i32; PORTB = iArray[ddsSum.Byte[hi]]; Evtl. löst der Compiler folgendes elegant: PORTB = iArray[(ddsSum.i32+=ddsAdd.i32)>>24]; Eine DDS ist in Assembler
-
Thread
MSP430 DAC - Sinus m. variabler Frequenz
Nach der Änderung wird der DAC wieder gestartet... Anonsten macht man dass doch normalerweise über DDS,oder? Grüße
DDS oder nicht DDS sollte noch geklärt werden. Der Taktgenerator (Timer) muss natürlich so schnell laufen wie das Rekonstruktionsfilter am D/A-Wandler-Ausgang dimensioniert ist, aber auch der Mikrocontroller
-
Thread
DDS - Ausgangssignal glätten
DDS schrieb im Beitrag #5843826: > Hallo > > Ich habe mir eine Platine gebastelt und mit einem R2R DA-Wandler und > einem Tiny84 eine DDS nachgebaut. Ich erzeuge einen Diskreten > Sinusverlauf der
DDS schrieb im Beitrag #5843826: > mit einer > Frequenz von 3906,25Hz Unter Cygwin oder Linux können eigene Varianten analysiert werden. Quellcode: singen.zip
-
Thread
Eigentlich bekomme ich nie was Fertig
an sich ein schönes Projekt. Auch bin ich fast 100% sicher dass die DDS Hauptplatine einwandfrei funktionieren wird. Falls ich damit wieder weitermache, dann werde ich zuerst die DDS Baugruppe fertig bestücken und zum Laufen zu kriegen. So dass die Hauptsache funktioniert
DDS-Hauptplatine fertig bestückt und getestet werden. Die Steuerung kann dann ja nach Umständen realisiert werden. Die Hauptsache, wäre die Bauteile Liste durchzugehen um festzustellen ob es alle noch erforderlichen
-
Thread
6 und 6.0000365 MHz erzeugen
eingesetzt werden. Also leider keinen Quarzofen und Frequenzabgleich würde ich mir auch gerne sparen. Der DDS scheint leider die naheliegendste Lösung zu sein...
Also der DDS kriegt das für 10€ hin. So übertrieben ist das wirklich nicht, zumal ja keine absolute, sondern eben nur relative Frequenzgenauigkeit gefordert ist.
-
Thread
Arbitrary Waveform Generator Antialiasingfilter?
Noch einer schrieb im Beitrag #4478462: > Etwas zu stark vereinfacht. Die benutzen den DDS-Algorithmus, damit man > für jede Frequenz den selben Takt und die selben Antialiasfilter > benutzen kann. Den DDS-Algorithmus kann ich doch bei x-beliebigen Wellenformen nicht nehmen? Oder ist
Stützstellen damit das auch ein Dreieck bleibt, d.h. Akkumulatorinkrement < 1 Sample. Wie ist es bei dem DDS Prinzip mit dem Oversamplingfilter? In den Datenblättern zu div. DDS-Chips sehe ich keinen Oversamplingfilter vor dem DAC.
-
Thread
DDS Frequenzauflösung
DDS schrieb im Beitrag #5685740: > Hallo, Ich habe ein Verständnisproblem zu der Auflösung einer DDS. > > Also ich habe gelesen, dass man den Phasenakkumulator für die > Lookup-Table mit double Werten
DDS schrieb im Beitrag #5685740: > Hallo, Ich habe ein Verständnisproblem zu der Auflösung einer DDS. > > Also ich habe gelesen, dass man den Phasenakkumulator für die > Lookup-Table mit double Werten
-
Thread
einfacher 20m-CW-Sender mit AD9850 und MOSFET
schrieb im Beitrag #3322142: > Eher einen kompletten CW-Sender nehmen und den Oszillator durch die DDS > ersetzen. Eine sehr gute Idee!!! > Als > Eingangskapazität steht beim IRF510 135 pF, die will mit 14 MHz auf- und > wieder entladen werden. Ja! Außerdem muss der DDS-Oszillator ja
AD9851-Modul). B e r n d W. schrieb im Beitrag #3329830: > Rx, deutlich besser: > Youtube-Video "DDS - ILER 40 ----- EA3GLH------" Er benutzt einen ILER40 als DDS-Synthi??? Die Typenbezeichnung höre ich zum ersten Mal... Viele Grüße!
-
Thread
Anritsu Spektrum Analysator Fragen
Ein TG bis 1,5 GHz als DDS? Der wird aus Mischungen gewonnen!
macht es auch keinen Unterschied ob du einen Signalgenerator > für 2000€ nimmst oder einen China-DDS, dessen Amplitudenverlauf du mit > deinem ADC grob gemessen und rausgerechnet hast. Hm ... also erstmal einen China DDS kaufen und gucken ...
-
Thread
Fragen zu DDS mit AD9850 und Sweep
auf der Kurve) verwenden, den man mittels Drehgeber (Poti) über die x-Achse bewegen kann und auf dem DDS-Display die passende Frequenz dazu, die an der Stelle vom DDS erzeugt wird, angezeigen. Den hellen Punkt würde ich durch kurzes "Stoppen" auf der X-Achse erzeugen wollen. Einstellbar sollen Frqu-min
Analzyzer DDS Anleitungen. Grüße, Gerhard > > Ein paar Pointer oder Suchbegriffe zum informieren wären gut.
-
Thread
Arduino+AD9833 code für Rechteckfestfrequenz
hinter den Tiefpaß gesetzt. So würde man das machen, um ein sauberes Rechtecksignal aus diesem DDS zu bekommen. W.S.
der nicht zufällig von höheren Weihen heruntersteigt es auch prinzipiell nicht versteht wie ein DDS funktioniert selbst wenn er es einmal (das erste Mal) erklärt bekommt.
-
Thread
Arbiträre Funktion mit DDS erzeugen
primitive Erweiterung zu einem der vielen existierenden frei verfügbaren DDS-Codes hinzuzuprogrammieren? (von selbst Geschriebenem brauchen wir wohl vermutlich erst garnicht reden?!)
beliebig überlagern, eine Komponente dann aber nur noch mit entsprechend reduzierter Amplitude. Das DDS-Prinzip nutzt dabei nichts, es ist einfach ein Zähler mit schnellem RAM.
-
Thread
Sinuswellen Generator
Kauf einen fertigen DDS von ELV mit dem AD9835. Alles andere ist Stand der Technik der Siebziger bis Achziger. XR2206, ICL8038 waren mal Vorgänger des MAX038. ML035/36 war einer der ersten DDS, heute haben die von http://analog.com
insofern, dass ich den IC davon wohl auch hernehmen kann ;) Auch hier wieder aber die Frage: Könnt ihr DDS von TI empfehlen?