-
Thread
Sinus per DDS, warum 2. Harmonische?
Ich habe den Eindruck, dass Mike von DDS redet obwohl anscheinend überhaupt kein "echtes" DDS verwendet wird.
hat eine Frequenz, irgendeine, waehrend ein DDS auf den Quarz stimmt.
-
Thread
Verstimmbarer Oszillator (~kHz) mit Dynamik > 160 dB
dB. Mit einem 14-bit DDS (höhere Auflösungen habe ich nicht gefunden) kommt man theoretisch aber nur auf 6 dB * 14 bit + 1,7 dB = ca. 85 dB. Ein DDS-Ausgangssignal nachträglich zu "verbessern" ist nicht möglich, oder? Die
auch die Breite des Phasenrauschens mit heruntergeteilt (fast ideal bei guter Dimensionierung). Als DDS müßte man diskret aufbauen mit der entsprechenden Bitbreite. Ein FPGA als DDS, dann ein 24 Bit D/A (wenn es so was gibt, wahrscheinlich ein Sigma-Delta) Jochen
-
Thread
wenn long long nicht mehr reicht
Byte[i + 6] = ACC; } Byte[0] |= 0x01; } } //************** 48-Bit Ergebnis an DDS senden ************************ Set_DDS_Reg(0x04,Byte[5]); // Frequency Tuning Word 1 <47:40> Set_DDS_Reg(0x05,Byte[4]); // Frequency Tuning Word 1 <39:32> Set_DDS_Reg(0x06,Byte[3]); // Frequency Tuning Word 1 <31:24> Set_DDS_Reg(0x07,Byte[2]); // Frequency Tuning Word 1 <23:16> Set_DDS_Reg(0x08,Byte[1]); // Frequency Tuning Word 1 <15:8> Set_DDS_Reg(0x09,Byte[0]); // Frequency Tuning Word 1 <7:0> } [/c] Ein 88-Bit
-
Thread
dsPIC DAC/FFT Fragen
Hallo, also vielleicht drücke ich mich hier unverständlich aus. Ein DDS-Ic ist erstmal außen vor. Ich will ein f-Gemisch mit Frequenzen zwischen 10mHz und 10kHz erzeugen. Da ich die Summation nicht analog mit mehreren DDS ausschließe, da es sehr unflexibel ist, würde
Hallo, gibt es eigentlich DDS-ICs, deren Look-Up Table man programmieren kann ? Ich habe in Verbindung mit DDS bisher nur von ROM-Speichern gehört. MfG
-
Thread
Frequenzanzeige Spektrumanalyzer
, und läuft frei. Eine Feinabstimmung findet aber nach wie vor im dritten Oszillator statt. Ein DDS Synthesizer ist problematisch was das Phasenrauschen betrifft, was in einen Spektrumanalyzer nicht so brickelnd ist. Außerdem muss ich auch den DDS Synthesizer abstimmen. Es erhöht nur den Aufwand noch
Ihr so weiter macht, wird der YIG mit Synthesizer stabilsiert oder gleich durch eine phasenstabile DDS ersetzt.
-
Thread
parasitäre Modulation bei DDS
Hallo, Ich benutze einen Spartan 6 mit 125MHz. Ich generiere mir über den Xilinx DDS 4.0 ein Sinus Signal z.B. 1MHz (48bit). Wenn ich das Signal im XY Plot darstelle und aus der DDS Sin und Cos ausgebe, dann sehe ich auf dem Oszi ein „laufen“ des Signals, d.h. Sin/Cos steht fest
Wenn das Frequenzverhältnis eines DDS (Sinusausgang zu Takt) nicht exakte Vielfache sind, erhält man immer eine Schwebung. Besonders stark nahe der obersten möglichen Frequenz (Nyquist) von 1/2 Taktfrequenz. Der DDS durchläuft langsam seine
-
Thread
Intel PLL als VCO
Korrekt, DDS macht ordentlich Jitter. Vielleicht kann man auf das Signal aus einer DDS eine träge PLL locken ...
Frequenzerzeugung, dann ist es aber keine PLL mehr. Eine andere Frequenzerzeugung ist zum Beispiel DDS. https://www.mikrocontroller.net/articles/DDS
-
Thread
PLL per Software
dds is zum erzeugen von signalen...sinus usw... hier brauchste eben sowas wie den 7001 basta
programmieren, nämlich objektorientiert. Soweit meine 'Eigenwerbung'. Zum Problem der PLL - und DDS Problematik möchte ich nur anmerken, dass die PLL grundsätzlich eine Frequenzregelung beinhaltet und die DDS grundsätzlich eine Steuerung darstellt, d.h. die DDS beinhaltet keinerlei Rückkopplung (feedback
-
Thread
DDS im CPLD aufbauen
Was ist für Dich DDS?
DDS mit Sinustabelle machen willst oder ob dir eine DDS mit Rechteckausgang reicht. Dann kannst du einfach des MSB deines Akkumulators nehmen und bist fertig. Ne Sinustabelle im CPLD wird schwierig, das
-
Thread
Eigentlich bekomme ich nie was Fertig
an sich ein schönes Projekt. Auch bin ich fast 100% sicher dass die DDS Hauptplatine einwandfrei funktionieren wird. Falls ich damit wieder weitermache, dann werde ich zuerst die DDS Baugruppe fertig bestücken und zum Laufen zu kriegen. So dass die Hauptsache funktioniert
DDS-Hauptplatine fertig bestückt und getestet werden. Die Steuerung kann dann ja nach Umständen realisiert werden. Die Hauptsache, wäre die Bauteile Liste durchzugehen um festzustellen ob es alle noch erforderlichen
-
Thread
“point per clock” (PPC) generation
als "Arbitrary waveform > generator" bezeichnet kennengelernt der arb generator arbeitet mit DDS. DDS ist aber etwas anderes als PPC.
"Arbitrary waveform >> generator" bezeichnet kennengelernt > > der arb generator arbeitet mit DDS. DDS ist aber etwas anderes als PPC. Hm. Ich sehe da keinen wesentlichen Unterschied. Inwiefern ist aus Deiner Sicht DDS etwas anderes als PPC?
-
Thread
wieder einmal dds
aber als reinen ASM-Block. Siehe [[DDS]] und http://www.myplace.nu/avr/minidds/index.htm MfG Falk
RS232 habe ich mal kurz entfernt.Hier wird nur der Additionswert gesetzt.) Man sieht, wie die DDS in Asembler sehr einfach zu realisieren ist. gruß hansl
-
Thread
Der Begriff Jitter und DDS
den beiden Frequenzen hin und herzappelt um im Mittel die 15MHz > zu erreichen. Bei einer idealen DDS liegen alle generierten Signalwerte exakt dort, wo das zu synthetisierende Signal lang läuft. Bei einer korrekt implentierten, realen DDS liegen sie dort, wo das im Rahmen der Quantisierung möglich
das maximal benötigte >Signal 32kHz sind. Das kann ja schon ein AVR mit der berühmten Jesper-DDS. https://www.mikrocontroller.net/articles/DDS#Anwendungen >Reicht da ein einfaches RC Glied oder würdet ihr was anderes empfehlen? >(Hab hier leider keinerlei Erfahrungswerte) Meist nimmt
-
Thread
Signalwandler unipolar zu bipolar
bisherigen Antworten. Das Problem ist, es soll eine bestehende Schaltung erweitert werden und der DDS ist vorgegeben. (AD9833) Der DDS kann nur eine Sinusspannung bezogen zur Masse ausgeben. Nach dem DDS wird das Signal erst mal gefiltert (LP-Filter) und dann über ein Digitalpoti und OP verstärkt
(communicator9) >Das Problem ist, es soll eine bestehende Schaltung erweitert werden und >der DDS ist vorgegeben. (AD9833) Gut. >Der DDS kann nur eine Sinusspannung bezogen zur Masse ausgeben. Logisch. >Wie schon geschrieben, die beschriebene Schaltung ist schon vorhanden >(ist nicht
-
Thread
Anritsu Spektrum Analysator Fragen
Ein TG bis 1,5 GHz als DDS? Der wird aus Mischungen gewonnen!
macht es auch keinen Unterschied ob du einen Signalgenerator > für 2000€ nimmst oder einen China-DDS, dessen Amplitudenverlauf du mit > deinem ADC grob gemessen und rausgerechnet hast. Hm ... also erstmal einen China DDS kaufen und gucken ...
-
Thread
-
Thread
Elektronisch steuerbarer Oszillator
Schau mal nach DDS AD9834 bei QRPProject.de in der UNIDDS zu finden. DDS, Platinen etc. gibt es immer auch einzeln.
Aber die Funktionsweise eines DDS ist schon klar? Weshalb man welchen wert bei jedem clock hinzuzaehlen muss ist auch klar? die kommunikation zum DDS ist auch klar? Das Datenblatt schon angeschaut? Ich zieh mir eigentlich eher ein
-
Thread
DDS Interpolation
irgendwie stattfinden. Im Extremfall durch das Bandlimit eines OPs nach einem DAC. Eine hochaufgelöste DDS als NICHT-Sinus geht so richtig nur mit einer zweistufigen DDS. Die eine für die Frequenz, mit Sinus und Filter und PLL als Frequenzhochsetzer als Takt, die andere mit fester Auflösung und hoher Grenzfrequenz
Zweistufige DDS? Wie muss ich mir das vorstellen? Gibts da ein Prinzipschema?
-
Thread
Rechteck -> Sinus, Dreieck, Sägezahn(!)
DDS?
Deine Signale werden halt stufiger wenn du DDS verwendest. Aber bei den heute verfügbaren DA Auflösungen... Mit einer Analogen Schaltung steht man halt vor anderen Problemen. Wenn du die DDS direkt vom AVR machen lässt bist du mit der Frequenz
-
Thread
variable Taktfrequenz beim FPGA
Falls du nur Recheck brauchst, dann können die Berechnungen auch im FPGA erledigt werden. Ein DDS-IC wäre hier etwas Overkill. Du kannst ja mal nach: numerically controlled oscillator (NCO) direct digital synthesis (DDS) googlen bzw. hier im Forum suchen.
ca 20 MHz erzeugen. Das alles geht dreimal einfacher mit einem externen, komplett integrierten DDS-IC. MfG Falk
-
Thread
MSP430: Sinus höherer Frequenz per PWM erzeugen
Beispiel sollte es bis etwa 5 kHz Ausgangssignal bei etwa 62 kHz PWM Frequenz (= Sampling Rate für den DDS) funktionieren.
Den analogen Tiefpass brauchst du auf jeden Fall. DDS brauchst du zusätzlich, falls die Frequenz des Sinus unabhängig von der PWM-Frequenz sein soll. Bu willst Z.B: winkel = (winkel+ 32.1 )&255; Geht nicht so einfach, da nimmt man den DDS-Algorithmus
-
Thread
AD9833 will einfach nicht.
(1<<SPIF) ) ); SET(CS_AD9833); } void DDS_off(void) { state = (1<<B28) | (1<<DDRESET) | (1<<SLEEP1) | (1<<OPTBITEN) | (1<<MODE); DDS_write(state); state &= ~(1<<DDRESET); _delay_ms(1); DDS_write(state); } void DDS_freq
(1<<SPIF) ) ); SET(CS_AD9833); } void DDS_reset(void) { state = (1<<B28) | (1<<DDRESET) | (1<<SLEEP1) | (1<<OPBITEN) | (1<<MODE); DDS_write(state); state &= ~(1<<DDRESET); _delay_ms(1); DDS_write(state); } void DDS_freq
-
Thread
Suche Lösung für Waveformgenerator mit frei wählbarem Signalverlauf
Hallo Ralph, > Lese dich mal in das Funktionsprinzip eines DDS Syntehsizers ein. > Das widerlegt deine These ( siehe oben ) vollständig. Ich habe mir gerade den Wiki-Eintrag zu DDS durchgelesen: http://de.wikipedia.org/wiki/Direct_Digital_Synthesis Wenn ich
sinnvollerweise wieder anpassen. Oder man muss mit dem Mikroprozessor rechnen. Aber der ist mit dem DDS eh andauernd beschäftigt. Vielleicht wäre es zu überlegen den DDS Synthesizer zu Fuß mit TTL-Gattern aufzubauen, und den Mikroprozessor nur für die Eingabe zu benutzen. Die Eingabe verlangt ja ein binäres
-
Thread
relocation truncated to fit - msp430
kompiliere, dann bekomme ich folgende Fehlermeldung: [code] /opt/dev/MED_Serie/MED_Bedienteil/msp430_dds/dds_brt.c:47: relocation truncated to fit: R_MSP430_16_PCREL_BYTE against symbol `reload_mod_freq' defined in .data section in objs/dds_brt.o /opt/dev/MED_Serie/MED_Bedienteil/msp430_dds/dds_brt.c:
relocation truncated to fit: R_MSP430_16_PCREL against symbol `mod_freq' defined in .bss section in objs/dds_brt.o /opt/dev/MED_Serie/MED_Bedienteil/msp430_dds/dds_brt.c:47: relocation truncated to fit: R_MSP430_16_PCREL against symbol `mod_freq' defined in .bss section in objs/dds_brt.o /opt/dev/MED_Serie
-
Thread
Spektrum Analysator
können. > Warum gibt es dann aber keinen OpenSource > Spektrumanalysator Projekt auf Basis der DDS-ICs von AD, der von bspw. > 9kHz bis 1GHz oder weiter geht? Weil allein die spektrale Unreinheit eines DDS-Signals ihn meiner Meinung nach bereits untauglich für einen Spektrumanalysator macht.
Jörg Wunsch schrieb im Beitrag #1827695: > Weil allein die spektrale Unreinheit eines DDS-Signals ihn meiner > > Meinung nach bereits untauglich für einen Spektrumanalysator macht. Jörg die modernen Spektrumanalyzer verwenden zunehmend tatsächlich auch DDS-Synthesizer. Allerdings ist
-
Thread
Wie wobbelndes Rechtecksignal 7-9MHZ erzeugen?
. Warum ich das so betone folgt nun. Natürlich habe ich schon diverse Geschichten auf Basis von DDS probiert. - Das erste was ich mir zugelegt habe war das Gerät von ELV (DDS-10) mit dem AD9833. Dieser, ich nenn es mal so, rudimentäre Chip kann nicht wobbeln, aber im Zusammenspiel mit einem µC
Mit einer DDS die mit 50MHz getaktet wird sollte es schon möglich sein ein Signal von 7 .. 9 MHz sauber zu erzeugen. Hast du auch das Tiefpassfilter hinter der DDS richtig dimensioniert ? Da sollte schon ein Cauer
-
Thread
DDS simulieren mit LtSpice möglich?
eines DDS-ICs. Plan B ist, dass ich eine kleine DDS-Software schreibe und die Werte über eine PWL Datei in LtSpice ausgebe. Unschön, jedoch machbar. Aber ich kenne LtSpice nicht gut genug, um zu wissen, ob's
du ein Modell eines DDS-IC nachbauen, um dessen Funktionsweise zu illustrieren? Dazu wäre wiederum kein S&H nötig (der kommt im DDS-IC auch nicht vor).
-
Thread
5V Leitung hinter Tiefpass gestört
mehr an der Ausgangsbuchse raus. (Mehrfach getestet) Intern läuft die ganze Geschichte über einen DDS mit 1.25Mhz für die kleinen Frequenzschritte und für die FM Modulation, 2 VCO`s und 3 PLL`s. Ist FM abgeschalten, dann erzeugt der DDS ein 1.25 Mhz Signal. Das wird aber alles noch deutlich komplexer
dem Mixer bzw. dem Teiler keine 1.25 Mhz raus für den Vergleich in der PLL mit dem 1.25 Mhz aus dem DDS. Das Signal vom DDS fluktuiert auch noch immer von der Qualität stark, mal ist es sofort da und steht, mal ist es verrauscht, mal kaum sichtbar, egal ob warmgelaufen oder nicht.
-
Thread
Hochauflösende DC-Motor PWM / Sweep
Mike schrieb im Beitrag #7697261: > Habt Ihr Ideen wie ich meine Genauigkeit hier erhöhen kann? DDS, aber das erzeugt Jitter. DDS sinus gefiltert und mit Komparator dann wieder in PWM geht ohne (relevanten) Jitter.
Michael B. schrieb im Beitrag #7697308: > DDS, aber das erzeugt Jitter. nicht wenn man es richtig macht > DDS sinus gefiltert und mit Komparator dann wieder in PWM DDS gefiltert, dann PLL, dann wieder DDS
-
Thread
Frequenzerzeugung ohne DDS Overkill??
Bitte lesen!! Er will eine Rechteckspannung, da ist DDS definitiv ein Overkill
"Die DDS chips von analog können das doch auch, ich kapier einfach nicht, wie die des machen!" Ich weiß nicht von welcher (Preis-)Klasse von DDS-ICs wir sprechen, aber einige haben eine PLL mit drin, die den
-
Thread
Arduino+AD9833 code für Rechteckfestfrequenz
hinter den Tiefpaß gesetzt. So würde man das machen, um ein sauberes Rechtecksignal aus diesem DDS zu bekommen. W.S.
der nicht zufällig von höheren Weihen heruntersteigt es auch prinzipiell nicht versteht wie ein DDS funktioniert selbst wenn er es einmal (das erste Mal) erklärt bekommt.
-
Thread
NF-Signal mit µC erzeugen
. Designziel ist ein niedriger Klirrfaktor und einfache Aufbau. Wie würdet ihr das realisieren? DDS im µC oder dedizierter Chip? Gibts da was feines?
DDS von Analog Devices AD9835 bis ca. 20 MHz http://www.analog.com/en/prod/0%2C2877%2CAD9835%2C00.html
-
Thread
Clock Generator mit variabler Frequenz
Nur "Funktionsgenerator" impliziert das auch Sinus&Co. ausgegeben werden sollen. Da kann man auf DDS zurückgreifen, einfach mal suchen ...
variable Frequenz mit i.d.R. wählbarer Kurven- form abgeleitet wird. Und das passiert alles intern im DDS-Chip. Ein µC hat dann lediglich die Aufgabe, die Register des DDS-Chip so zu beschreiben daß der die gewünschte Frequenz und Kurvenform ausgibt. Jitter ist für DDS übrigens normal und technisch
-
Thread
zeitliche Fehler-Akkumulation verhindern
Ein digitale DDS wird verwendet, um einen Steuertakt für ein Zielsystem vorzugeben. Die Frequenz beträgt zwischen 100 und 180kHz und bewegt sich hin und her. Die DDS wird mit einer Abtastfrequenz von 24MHz erzeugt.
von DDS sprechen kann? Irgenwie schon, es ist halt nur eine 2 Werte Tabelle und ein 1 Bit DAC. Besser wäre der Begriff NCO. Dass er eine richtige DDS mit Sinus oder Dreieck (spart die Wellentabelle) verwenden
-
Thread
DDS-IC für Funktionsgenerator
Und wenn man mehre DDS nimmt und die ausgänge auf einenm Adierer-Verstärker gibt? Würde das reichen? Ich habe noch eine Frage gibt es ein DDS wo bis zu 100MHz als Sinus erzeugen kann? Gruß Marco
da sagt man das so bzw. kann man das so sagen. Für alle zum Schweizerdeutsch lernen: "...gits en DDS wo bis 100 MHz Sinus erzüüge chan..."
-
Thread
DDS fuer Modulationen
Hi, Das DDS im Core Generator von Xilinx bietet Moeglichkeiten, Modulatoren zu schaffen. Soweit ich weiss wird DDS eingesetzt um verschiedene Signale wie Sinus-Wellen zu generieren. Hat das mit Modulationen zu
Interessant ist, wie die DDS darauf reagiert. Bei der Xilinx DDS habe ich durchaus unakzeptable Verzögerungen gefunden. Da ist es oft besser, man baut sich die Tabelle selber und steuert per Hand.
-
Thread
Aus ca. 0,3V Wechselspannung (Sinus) 15 V Wechselspannung machen
Hallo an alle, ein DDS-Generator liefert mir im Bereich von 500Hz bis 2,5MHz ein Sinus-Signal mit einer Spannung von ca. 0,2V. Aus dieser kleinen Spannung will ich eine Spannung machen von ca. 15V, ohne das Sinus-Signal und
leicht zu nehmen, wie es gemeint war. Weitere Daten läßt der TO wirklich auf sich warten. Was der DDS-Generator liefert, d.h. Ausgangswiderstand wäre schon von Interesse. Es wurden einige Lösungen bereits vorgeschlagen. Wenn es ein älterer DDS-Generator sein sollte, dann wäre es auch möglich, dass
-
Thread
Ziehbarer Quarz SiT3521 als PLL input
Frequenz. Mit DEM range (schön dass du uns den nun veraten hast) wird das auf eine mehrstufige DDS hinauslaufen. Dazu fehlt noch das REQ in welchen Stufen = Zentralfrequenzen die PLL arbeiten muss. Die müssen mit einer DDS abbildbar sein. Eventuell schaffst du es, umschaltbare DDS-Frequenzen zu
Anstelle der mehrstufigen DDS oder analogen Filterung kannst du auch einfach einige jitter cleaner verwenden. 2-3x Si5326 und der DDS jitter verschwindet im phasenoise. Ob der 5326 aber mit dem Clock vom 9851 stabil läuft oder
-
Thread
Zweierkomplement zu unsigned vector Problem
end component; --------------------------------------------------------------------- component DDS port ( clk: in std_logic; sine: out std_logic_vector(13 downto 0)); -- DDS output from Xilinx DDS IP in 2's complement end component; --------------------------------------------
end component; --------------------------------------------------------------------- component DDS port ( clk: in std_logic; sine: out std_logic_vector(13 downto 0)); -- DDS output from Xilinx DDS IP in 2's complement end component; --------------------------------------------
-
Thread
Dimensionierung Sinusozillator
beacon1993 schrieb im Beitrag #4637777: > Habt ihr eine alternative Schaltung? Digital, als DDS. :-) https://www.abcelectronique.com/annuaire/montages/cache/2023/mini-dds.html > es gelingt leider keine Was soll das genau heißen? Schwingen sie nicht? Schmeißen sie einen Rechteck
Frequenzen ist das notwendige steilflankige Filter eher unpraktisch. Dann kannst du lieber die DDS nehmen. Muss ja nicht unbedingt die Mini-DDS-Variante sein. Ein AD9837 ist auch noch einigermaßen preiswert, und wenn man damit nur den NF-Bereich abdecken will, hält sich der Aufwand für das
-
Thread
Funktionsgenerator
Stützstellen synthetisiert, dann hättest Du 10kHz Signalfrequenz. Sinnvoller programmiert man eine DDS, damit hast Du ein lineares Frequenzraster und kommst mit der Signalfrequenz bis zur Nyquistgrenze.
In den DDS ICs nimmt man in der Regel die 1/4 Periode und nutzt dann die Symmetrie aus. Die HW für die Symmetrie ist wohl billiger als etwas mehr Speicher. Mit einem µC als DDS wird man eher eine längere Tabelle
-
Thread
MSP430 DAC - Sinus m. variabler Frequenz
Nach der Änderung wird der DAC wieder gestartet... Anonsten macht man dass doch normalerweise über DDS,oder? Grüße
DDS oder nicht DDS sollte noch geklärt werden. Der Taktgenerator (Timer) muss natürlich so schnell laufen wie das Rekonstruktionsfilter am D/A-Wandler-Ausgang dimensioniert ist, aber auch der Mikrocontroller
-
Thread
DDS - Ausgangssignal glätten
DDS schrieb im Beitrag #5843826: > Hallo > > Ich habe mir eine Platine gebastelt und mit einem R2R DA-Wandler und > einem Tiny84 eine DDS nachgebaut. Ich erzeuge einen Diskreten > Sinusverlauf der
DDS schrieb im Beitrag #5843826: > mit einer > Frequenz von 3906,25Hz Unter Cygwin oder Linux können eigene Varianten analysiert werden. Quellcode: singen.zip
-
Thread
Phasenregelschleife und DDS
ist mir auch klar (Ich stelle mit dem Teiler in der Rückkopplung der Regelung meine Frequenz ein). DDS ist natürlich ein ganz anderes Verfahren und auch dort habe ich mich eingearbeitet. Ich habe bei meinen Recherchen gelesen, dass ein Digitaler PLL eine NCO besitzt, was im endeffekt eine DDS ist. Nun
nehme mal an: was ist der Vorteil eines digital gesteuerten VCO (aka DDS) gegenüber einem analog gesteuerten VCO? Da wären mehrere: Ein DDS kann viel weitere Frequenzbereiche überstreichen als ein analoger VCO. Und es kann bei der Gelegenheit auch gleich noch eine
-
Thread
Poti, bis wieviel MHz brauchbar
Hi, Stephan, > Beitrag "DDS Amplitudenregelung" Hans Körner hatte mit dem Preh-"Poti" die richtige Antwort. Eine Alternative oberhalb einer unteren Grenzfrequenz wäre ein Pi-Glied aus PIN-Dioden. Der H-Widerstand einer PIN-Diode
Hallo Wolfgang, ich denke Du meinst so was hier. Stammt von hier: http://www.vk5tm.com/homebrew/dds/dds.php Allerdings ohne Ergebnisse. Schade eigentlich. Ich weiß das der Abschwächer oder die VGA Lösung besser wären. Da ich aber meist TTL benötige kann ich gut damit leben. Danke Gruß
-
Thread
UpChirp / DownChirp mit Phasenmmodulation
das es keinen DAC MIT 60 GHz gibt. Aber wenn ich mit einer Integer-N-PLL zur Multiplikation eines DDS-Signal sieht die Welt doch ganz anders aus. Man könnte ein DDS Bausteil nehmen oder auch ein FPGA was mir die Erzeugung der verschiedenen Rampen erleichtern würde. Jedoch stellt sich mir immer
mal das erste Bild was ich oben im ersten Beitrag angehangen haben: Um die Anforderungen an den DDS zu senken, kann eine Integer-N-PLL verwendet werden, um die Ausgangsfrequenz des DDS zu multiplizieren. Ein spannungsgesteuerter Oszillator (VCO) erzeugt ein Ausgangssignal, dessen Frequenz [fout] um
-
Thread
Sinus erzeugen (bis 20 Hz)(bis 10Vpp)
DDS direkt auf dem AVR (siehe [[Digitaler Funktionsgenerator]]), Ausgabe über PWM, OP-Amp für die Amplitudeneinstellung.
So, ich habe mir das jetz mal aufgezeichnet. Und so solls gehen: -Vom uC aus steuere ich die DDS (gibt die Frequenz vor) und den DAC. -Nach dem DDS Ic ist ein aktives Tiefpassfilter geschaltet, welches das DDS Signal glättet und die Amplitude auf 10Vpp erhöht. -Der DAC teilt die angelegte Referenzspannung
-
Thread
SDR: DDS für Rechteck ohne DAC?
gemacht. Was jedoch ungewöhnlich ist: Um die Phaseninformation zu erzeugen, gibt es im FPGA ein DDS, welches aber nur das höchstwertige Bit ausgibt, mit einem DDS-Takt von 166 MHz. Nun hat man ja dadurch einen riesigen Jitter, deshalb wird üblicherweise beim Erzeugen von Rechtecksignalen per DDS zuerst
Anitaliasfilter filtert und dann wieder einem Komperator zuführt. Dafür > sind die Komperatoren, die einige DDS Bausteine On-Die haben, gedacht. Weiter unten sieht man das Prinzip auch in dem Schaltbild von Helmi: Nachdem der per DDS erzeugte Sinus analog aus dem DDS-Chip rauskommt,geht er zum Antialiasfilter
-
Thread
DDS im Mega32, 50Hz bis 500Hz Sinus
brauchst also mindestens 500Hz*40=20kHz Interruptfrequenz. Nimm am besten 256 Sinuswerte und einen 16bit DDS Akkumulator. Im Interrupt schreibst du dann folgendes: dds_acc=dds_acc+dds_add; wert=sinus[dds_acc/256]; Fertig ist die DDS. Die Ausgangsfrequenz beträgt nun 20000kHz/65536*dds_add Die Auflösung
ich alles im Interrupt machen, dann kannst du in Mainloop was beliebiges ausführen, ohne dass es die DDS stört.
-
Thread
DDS Sinus Tabelle wie berechnen ?
Hallo, ich versuche mich gerade an einem DDS via PWM mit einem Mega8. Soweit ich DDS verstanden habe legt man eine Tabelle mit Sinus Werten in den Speicher und variiert dann via Offset Frequenz und Amplitude. Doch wie berechne ich diese Sinus
Der heutzutage sinnvollste Weg, zu einem funktionalen DDS zu kommen, ist das Einkaufen eines passenden DDS-Chips von AD. Die kleinsten davon sind allemal weitaus besser, als man es mit einem gewöhnlichen µC hinkriegen könnte und sie sind auch nicht teuer.