-
Thread
MiniLA Version MockUp
www.sigrok.org minila2 implementiert - irgendeine fremdsoftware nehmen und patchen (software und vhdl)
den 3 leds im schaltplan steht was mit led 1, 2 3 4 5 6 oder > so? LED1 smd = LED2 THT = ST3 im VHDL LED3 smd = LED4 THT = ST2 im VHDL LED5 smd = LED6 THT = ST1 im VHDL die funktion hier : http://www.mikrocontroller.net/topic/174860?page=3&reply_to=1974338#1958865 > ist das nur damit gemeint
-
Thread
C++ auf einem MC, wie geht das?
IMHO werden die durch dem MOC in CallBacks umgewandelt. Wie würde es sinnvollerweise bei UART, SPI, I2C ADC aussehen ? Tastenentprellung ist eine reine Softwaresache sowie Software UART, Software SPI, Software I2C. Allerdings wird das bei den Hardware Features schon schwieriger. Immerhin
>1 startupcode >2 gpio_einlesen >3 gpio_setzen >4 adc_einlesen >5 dac_setzen >6 delay >7 pwm erzeugen >8 timer der alle X ms bestimme funktionen abarbeitet >9 uart, SPI, I²C/TWI, RS485 Bei Arduino heißt das 2: digitalRead(pinNumber) 3: digitalWrite
-
Thread
MINOS - Minos Is No Operating System
Ingolf G. schrieb im Beitrag #6729396: > spi ? > pwm ? > 1wire ? > Interrupts ? (Pin bzw. z.B. UART-Event) SPI, PWM, 1Wire: Da habe ich schon etwas in der Mache. Kommt demnächst. ADC: Steht bereits auf der TODO-Liste
Hallo Frank, Frank M. schrieb im Beitrag #6729628: spi demnächst pwm demnächst 1wire demnächst adc über-demnächst Interrupts über-demnächst > Interrupts: Die Möglichkeiten sind hier vielfältig, momentan sind nur >
-
Thread
Sipeed Lichee Tang FPGA mit RISC-V Core aus China unter 20€
4Mb x 16) (ISSI IS42S16400) Accelerometer, 3-Axis, SPI interface (Analog Devices ADXL362) DAC, 12-bit, SPI interface (Analog Devices AD5681) Temperature sensor, I2C interface (Analog Devices ADT7420) Thermal resistor Photo resistor
jeweils CTS und DTR - JTAG Anschluss - 20pin LVDS - 2× Mini-DIN-6 für Mouse und Keyboard - 8x ADC auf Stiftleiste herausgeführt - 1x SPI (SCK,MISO,MOSI,CS, 3.3V, GND) - 1x I2C - 12x I/O auf Stiftleiste herausgeführt - je 4x 5.0V, 3.3V und GND auf Stiftleisten Das Sipeed Tang Primer Board
-
Thread
Audio Codec, Empfehlungen und Erfahrungen
Community! Bis jetzt habe ich in meinem Hobby-Projekt (Reconfigurable Computer mit FPGA) einfachste VHDL-Delta-Sigma-DAC (von Xilinx AppNotes) beutzt. Jetzt plane ich neue Version, welche "dickere" FPGA bekommt. Ich wollte auch eine richtige Audio-Codec einbauen. Am besten noch mit ADC (Line-In). Kann
machbar. Soll die Ansteuerung mit bestimmte Frequenz erfolgen oder man kann diese Codec, wie z.B. SPI DAC LTC1661, mit beliebige Frequenz betreiben??? MfG
-
Thread
Net Zuweisungen in der UCF-Datei werden nicht gefunden
Ist /adc_out/ in deinem Projekt das Top-Level-Modul? Ist die UCF-Datei in dein Projekt eingebunden (Add Files...)?
Hallo Lothar, ja adc_out ist das Top-Level Modul. Ja, die UCF-Datei ist eingebunden. Vielleicht liegt es an meinen beiden linken Händen.
-
Thread
Nios II LTC1286
Out(6) geht direkt dort hin. Als verbindung habe ich jeweils 20 cm Kabel genommen. 3. Ist mein VHDL Code falsch? als clk benutzt ich 100khz, das vom Baustein ALTPLL aus meinem sonst 50 MHZ getackteten Aufbau gemeriert wird. Diese wird als Input in den Chip und zum Takten in meinen "Baustein" geleitet
Hallo Dominik, an deiner Stelle würde ich dem NIOS mit dem SOPC Builder eine SPI Schnittstelle verpassen und damit den ADC auslesen. Gruß Jörn
-
Thread
300 € Logikanalyzer 34 Kanäle / 500 Mhz - kann das was se
Textes aus der Hilfe kommt mir ja direkt die Idee, dass ich damit ja bei einem Projekt damit super den SPI Bus (3 getrennte Displays, SD_Karte, ADC) demuxen kann - ich connecte Clock2 einfach an den jeweiligen CS Port und bekomme die Daten nur für dieses Gerät aufgezeigt. In der Software habe ich schon die
Triggering Real-Time Sample Compression +6V to -6V Adjustable Logic Threshold CAN, I2C, SPI and RS232 Interpreters Built-in 300MHz Frequency Counter USB 1.1 and 2.0 Compatible
-
Thread
Display Reichelt TFT-DIS 4,3 LCD-Modul Fragen zum Timing
kann man beispielsweise noch ein Dummy-Byte an den SPI geben, damit der den Takt erzeugt, oder eine externe Schaltung rücksetzen. In diesem Beispiel werden 8 Pixel, jeweils im Abstand von 4 Taktzyklen ausgegeben. Sprich mit 4MHz auf einem 16 MHz Controller
Farben und habe dafür schonmal einen Treiber in VHDL geschrieben, im Simulator läufts, habe leider das Display noch nicht geliefert bekommen. Das ist jedenfalls kein Problem, ich kann mal testen ob das in einen CPLD passt (wenn nicht habe ich verdammt
-
Artikel
Projekt Universeller Analogeingang für FPGA-basiertes Oszilloskop
AA-Filter sollten genauso wenig auf der Eingangsstufe platziert sein wie auch ggf. notwendige zusätzliche ADC-Treiber, das erhöht die Flexibilität der Eingangsstufe und mögliche Einsatzzwecke, sie gehören daher auf die ADC-Platine zentrale Spannungsversorgung, aus der alle weiteren Spannungen abgeleitet werden
für eigene FPGA-Entwicklungen zurückgegriffen werden: interne. VGA Core für 800x600 und 1024x768 in VHDL -> Projekt_VGA_Core_in_VHDL einstellbarer Spektralfilter FFT, DFT externe. SUMP Logic Analyzer Bithound Analyzer Logic sniffer open workbench Themenverwandte Links auf Mikrocontroller.net. Digital Oszilloskop
-
Thread
[S] günstigen FPGA Einstieg
Datenübertragung sind ca. 10-15Mbit/s, seriell 1xTX 1xRX, CRC, Paketlänge max. 4096bit, Daten Ein-Ausgang über SPI von µC, Puffer für min. 10 Pakete. Das Projekt wäre für mich ein Grund zum FPGA-Einstieg, dehalb bin ich auf der Suche nach günstigen Dev-Boards. Günstig deshalb, weil ich zum Testen min. drei Boards
Sachen dabei, die man als Laie nicht so schnell dran basteln kann um sich auf das Beschreiben von VHDL zu beschränken. Es bietet interessante Baugruppen die man da in Bewegung bringen kann. Danke.
-
Thread
High Speed LVDS Synchron Eingang
"StartBit" benutzt um dann anschliessend darauf 5 Bit ECC zu den 16 Bit Daten zu übertragen. Quasi SPI mit ECC.
kommt. Was haltet Ihr von der ECC Idee (s.o.)? Kennt jemand einen ECC Generator und Checker in VHDL für 16 Bit Worte?
-
Thread
1Bit Audio als Alternative zu PWM
Software auf einem MCU programmieren. Sieht in etwas so aus: [code] uint 16_t accu=0; uint 8_t adc_value=123; while (1) { accu+=adc_value; if (accu&0x100) PORT=1; else PORT=0; } [/code] Blöd ist nur, dass die CPU dann nichts anderes machen kann. Vielleicht bastelt ja
#5229084: > 1-Bit Audio erlebt gerade wieder eine Renaissance wie man lesen kann: > Beitrag "Re: VHDL Grundlagen Tonerzeugung" Auch das ist kein 1-Bit-Audio.
-
Thread
XMOS jemand?
Signal gesetzt auf das wiederum ein anderer Thread pollt? So richtig? Z.b: [c] void Thread_1_SPI() { if (Data.Available() == true) { SPI.Data.ready = true; } } void Thread_2_Display() { if (SPI.Data.ready == true) { Display.ShowData(SPI.Data.GetPtr(), SPI.Data.GetLength
core. Externes RAM kann man nicht so anstöpseln, dass es im Adressbereich erscheint. Geht nur über SPI o.ä. mit allen Nachteilen. Kann sein, dass da noch was nachkommt. Gruß, Nick
-
Thread
Wofür Propeller von Parallax ?
Beitrag #6528265: > War hier nicht vor einigen Wochen ein Thread, wo jemand einen "gängigen > µC" als SPI-Slave laufen lassen wollte? Wenn ich mich recht erinnere > haben ihm die meisten davon abgeraten, er solle das bitte möglichst > anders lösen. Ich frage mich, warum es dann µC gibt, die SPI-Slave
hier >> kürzlich auftauchte. Der Propeller ist nicht interessant weil man damit >> besser einen SPI-Sklaven bauen kann, sondern weil man damit weitaus >> flexibler ist um z.B. einen SPI-Sklaven zu bauen. > Das Argument funktioniert aber nur, wenn du etwas brauchst, das nicht > genauso auf einem
-
Thread
FPGA + PROM mittels FT2232 programmieren
bestünden? Ich hatte mir das so gedacht, dass es ein Grundboard wird, eventuell mit RAM und mann dann ADC, DAC oder sonstige Peripherie mit Aufsteckkarten realisieren kann. Vielleicht könnte man eine Sammelbestellung machen, dass es sich lohnt.
, das das kein AVR > (Kindergeburtstag :) mehr ist. > > Mein Tipp: Ein fertiges kaufen und in VHDL/Verilog einarbeiten. Wenn man > dann immer noch eins selber bauen will, kann das fertige ja zu 3,2,1. Nicht dass hier Missverständnisse aufkommen: Ich kann VHDL. Ich habe schon FPGAs und CPLDs programmiert
-
Thread
Paralelle Delay Zeiten
der delays/ontimes/offtimes von einem µC "übergeben"? Ich habe nicht sooo viel Erfahrungen mit VHDL, habe bislang erfolgreich Adressdecoder und Rom Mapper für einen 80er Jahre 8 Bit Rechner geschrieben. Vielleicht gibt es ja auch bereits einen programmierbaren Chip der sowas könnte? Wäre dankbar
dez offtime = 0 dez Das wäre dann die zweite Fingerübung... ? Insgesamt müssen dann per SPI also 8x 10 Bytes (pro Ausgang 3x3 Bytes für die Zeiten plus 1 Byte für die Triggerbedingung) zur Konfiguration übertragen werden. Gleichzeitig könnten dann noch "kostenlos", weil SPI ja zeitgleich bidirektional
-
Thread
FPGA DEV Board
Ich möchte etwas vhdl damit lernen und irgendwann mal mit einem Arduino verbinden. Geht das?
ist es bei mir nie, aber hat schon mal fehlerhafte Resultate produziert und mit dem Einhalten der VHDL-Standards hatten se's auch nicht so..
-
Thread
Zeigt her eure Kunstwerke (2017-2019) Gesperrt Bilder
gebrauch hatte. Erstmal das Datenblatt durcharbeiten und verstehen und gucken wo welche interrupts, SPI, URAT, ADC, ... hat mich einiges an Zeit und vorallem Nerven (nicht zu wissen, ob alles tatsächlich so funktioniert wie man denkt :D) gekostet. Eigentlich wollte ich es auch noch in latex machen,
Power laufen kann. Das Gedöns mit den Attiny84 habe ich aufgegeben, direkt die größere CPU, die I2C, SPI usw. alles hat. STM32F4 ist einfach geil, wie ein PC, Power ohne Ende, Speicher ohne Ende und Peripherie bis zum Abwinken, allein 13 Timer, 16 ADC usw.usw.usw. PS: Cool, dass dieser Thread, 8
-
Thread
Zeitkritisches Einsynchronisieren asynchroner Signale
end if; end process; [/vhdl] Dann hängen an ff1 und ff2 schon mal je 200 LUTs... :-o
wenn möglich) meist eine Parallelisierung. Als kleiner Denkanstoß: ich versorge einen DAC mit einem SPI-Takt von 5 MHz. Das ist recht moderat und einfach zu layouten und umzusetzen. Wenn ich jetzt 20 dieser ADC ansteuern will, dann ist die erste Idee, einfach 100MHz Taktfrequenz zu verwenden. Das ist
-
Thread
[S] Leute die einen Logic Analyzer (MiniLA) bauen wollen
@Guido (Gast) http://www.ulrichradig.de/ Base Kit Xilinx CLPDs Ausarbeitung CPLDs / VHDL Wigbert
prinzipiell nichts dagegen. Ich werde für mich noch einen Mica/Samtec Stecker draufmachen, sowie einen µC, SPI Speicher und µSD Karte zum Loggen von ADC sowie einigen Bussen und/oder das Abspeichern der geloggten und getriggerten Samples auf einer SD-Karte. Das muß aber nicht bestückt werden, bzw könnte auch
-
Thread
Neue 8-Bit Tinys vorgestellt: 417/814/816/817 Gesperrt
*/ | 1 << SPI_ENABLE_bp /* Enable Module: enabled */ | 1 << SPI_MASTER_bp /* SPI module in master mode */ | SPI_PRESC_DIV4_gc; /* System Clock / 4 */ // SPI0.CTRLB = 0 << SPI_BUFEN_bp
*/ // | 0 << SPI_TXCIE_bp; /* Transfer Complete Interrupt Enable: disabled */ SPI_0_desc.status = SPI_FREE; } void SPI_0_enable() { SPI0.CTRLA |= SPI_ENABLE_bm; } void SPI_0_disable() { SPI0.CTRLA
-
Thread
Schnelle FFT in Assembler
mit nem ADC ?
Zeitkritisch, da ich das Signal nur auswerten und nicht darstellen möchte. Ich hatte dabei an den internen ADC z.B. vom Mega64 oder Mega128 gedacht und für den Speicherbedarf externen Speicher über i2c oder SPI. Das Siganl wollte ich für max 1 Minute loggen und anschließend in kleinen Stücken auswerten. Ist
-
Thread
DAC macht seltsame Stufen.
diesem Index an den Ausgang und somit den DAC angelegt. Ich verwende Unsigned Werte und habe das über SPI auch so im DAC eingestellt. Ich sehe am Oszi auch den Sinus, Frequenz passt, Amplitude ist gut, wenn ich die Spannung je Kästchen klein genug wähle und die Zeit passend einstelle kann ich sogar die
nämlich nur im FPGA mit einer PLL verschieben. Das macht wenig Spaß, dem Taktteiler kann man einfach per SPI neue Werte schicken und schon ist der neue Takt da.
-
Thread
Signale mit 32Mbit/s extern speichern
SD-Karte kannst du bei der Datenrate im SPI Modus vergessen, das geht nur im 4 Pin Modus. Dann aber möglich. USB wäre möglich, aber nicht das was du drauf hast. Das kommt sicher nur auf <1Mbit. Ethernet, keine Ahnung, habe ich noch nie
machbar mit den fertigen FT2232H Modulen von FTDI und einem FPGA Board mit vielen freien IOs. Wenn du VHDL für den snchronen FT245 haben willst melde dich, habe ich aber auch irgendwo hier im Forum hochgeladen. Damit schafft man knapp 40 MByte/s.
-
Thread
Retro Fieber: Z80 oder 68000 ?
Sollte da nicht noch ein ADC drauf?
would be needed for a 74xx logic solution, even if a parallel standard like IDE was used instead of SPI." CPLD habe ich leider nichts für und kann kein VHDL mehr nach fast 10 Jahren.....
-
Thread
Suche Projektpartner für Kalmanfilter-Implementierung
zusammenwerfen ist blöd. Der Softi muss ja wissen was sich der Hardwareker gedacht hat. Als Bus tuts SPI das is richtig. I2C wäre auch nicht verkehrt. CAN und RS232 wahrscheinlich mit am Störsichersten.
immer im Zentrum des PCB's. Da es (fast) alles Sensoren mit digitalem Interface sind (TWI/I2C und SPI) koennten sie stapelbar ausgelegt sein. Ist bei I2C kein Problem, bei SPI gibts etwas Einschraenkung. Jedes Modul hat einen Temperatursensor und jedes Modul kann zusaetzlich durch eine leicht herstellbare
-
Thread
ADCs mit LVDS an DSP oder USB 3.0 Device Controller anbinden
kann 4 davon einstecken). Die beide Module sind: 1) *DSO* 2-Kanal Very-High-Speed =>12bit ADC mit >250 MSPS (eventuell sogar 4 Kanäle) sowie 1 Trigger 2) *Digitizer* 8-16 Kanäle mit 6-8bit ADC und parallel sampling Wieviel MSPS sind sinnvoll? 1-2 MSPS/Kanal? (eventuell
16 LVDS Kanäle? Die beiden Monster ADCs sind 1) AD9613: 12-bit, 170/210/250 MSPS, 1.8 V Dual ADC http://www.analog.com/en/analog-to-digital-converters/ad-converters/ad9613/products/product.html 2) AD9637: Octal, 12-Bit, 40/80 MSPS Serial LVDS 1.8 V ADC http://www.analog.com/en/analog-to-digital-converters
-
Thread
Noch einer (f8); 8bit-Computing mit FPGA
Ich suche einen µC vorrangig nach der benötigten Peripherie aus (IO-Pins, Timer/Counter, PWM, ADC, DAC, UART, CAN, SPI, I2C). Was hast Du denn bisher so implementiert bzw. noch geplant? Schön ist es auch, wenn Interrupts kein riesen Bohei veranstalten müssen zur Kontextumschaltung, sondern schnell
Ich suche einen µC vorrangig nach der benötigten Peripherie aus > (IO-Pins, Timer/Counter, PWM, ADC, DAC, UART, CAN, SPI, I2C). Was hast > Du denn bisher so implementiert bzw. noch geplant? Bisher gibt es den f8 nur im FPGA, und somit auch keine analoge Peripherie (ASC, DAC, analoger Komparator
-
Thread
Wie DSD512 erzeugen?
die Daten rein bekommmt oder später wieder sendet. Im einfachsten Fall kommt ein Oszilator an eine SPI dran und zieht die Daten im Takt. So aber wie mache ich aus meinen Parallelen Daten nun diesen DSD Datenstrom? Im Netz finde ich dazu immer nur schwamige Erklärungen. Mal ein Stück Code oder
an sondern im 8FS Mono Format, aber das ist auch einfach einzulesen. Das DSD Signal hole ich über SPI (Slave) mit einem Oszilator raus. Soweit der Plan! Wenn das nachher gut klingt schaue ich was an Hardware minimal gebraucht wird und da ist mir es mir wiklich egal was es wird. Die Prozessoren
-
Thread
AVR für wenig Geld im LAN
SUB-D-Anschlussplatine Best.Nr. 810 055 Sehr praktisch mit Schraubanschluss. 8 Port -> PC0 - PC7 4 ANALOG -> ADC0 - ADC3 Kann ich nur empfehlen. Preis 3,95€ Kurt
Hast du die Pins am ENC geändert? #define SPI_SS 3 #define ENC_CS 4
-
Thread
Review: Billiges 8051 Devboard als Bausatz mit STC89C52RC - TJ-56-708
bei Ali) kostet dann eben 9,- Euro statt 5,- aber bietet 32x mehr Flash und 64x mehr RAM bei 32Bit, ADC, SPIs, DMA und allem Pipapo. Also gefühlt 50x mehr Performance als der 8051. Warum soll es 8051 sein? Gruß
Passwörter, ISP-Programmer für diverse Mikrocontroller die kein VPP brauchen, USB-Messwert-Interface für SPI-basierte Sensoren etc... https://www.mikrocontroller.net/topic/467187?page=8#8050381
-
Thread
Mini-Farbdisplay (+mehr) für 1 Euro
Benedikt K. schrieb: > Der Umschaltpin auf SPI wäre schöner gewesen... Wenn der dritte Auswahlpin intern auf low liegt, könnte man SPI einschalten. Nützt aber nix, da SPI seperate Leitungen nutzt die nicht rausgeführt sind.
SPI interface. Zur font. Hier die 5x8.
-
Thread
Flugzeug-Daten auf 1090 MHz empfangen
Ein ADC + CPLD sollte auch reichen. Der CPLD filtert und schickt dann die Bits per SPI raus (0 oder 1). Die Schwelle kann dann auch per SPI eingestellt werden. Ansonsten die 8MSPS mit einem kleinen uC Sampeln
www.auroraeurotech.com/avionics/ "Receiver uses advanced signal processing. (12bit 40Mhz ADC,FPGA and dedicated DSP)"
-
Thread
8bit-Computing mit FPGA
vhdl] Leserlich geht anders.
Josef G. schrieb im Beitrag #5929825: > Zählt VHDL-Code hier zur Software? Ist es ratsam, für den VHDL- > Code und für die Software verschiedene Lizenzen zu verwenden? Ja, mit dem VHDL-Code wird bei dir ebenso verfahren wie anderswo mit C-Code.
-
Thread
Entwicklung eines "Debug Tool's"
nicht. Über dieses Interface kann man auch den Flash und das EEPROM programmieren, ähnlich wie über SPI. Ich bin allerdings auch noch nicht richtig tief in die Materie eingestiegen Gruß Markus
code in real time emulieren. nur für die analog braucht man zusatlichen "POD" zu entwickeln. die VHDL für AVR core is frei, aber es braucht viel mühe um das zu nutzen. hier liegt die meiste arbeit - die VHDL core zu überprüfen und mit embedded ICE zu erganzen. manche firmen machen es auch schon so
-
Thread
Masterarbeit FPGA-Koprozessor eines PC
einrechnen müsste inkl. allem und guter Unterstützung. (Erfahrungswert aus der eigenen Diplomarbeit mit VHDL und Prozessordesign)
Ein SDR wehre zum Beispiel etwas für einen FPGA. AM Eingang einen schnellen ADC, der den gewünschten Frequenzbereich direkt abtasten kann. (Verstärker und Filter müssen natürlich auch noch vor.) Schaue mal beim HPSDR-Projekt. http://openhpsdr.org/ Nächste Ausbaustufe mit
-
Thread
Prozessoren als Soft-IP
zu wenig moeglichkeiten um Fourier transforms zu berechnen * Es gibt zu wenig Analoge resources (ADC,DAC) im Controller * Es gibt zu wenig digitale resources (I2C, SPI, Ethernet...) im Controller * Es wird zuviel power benutzt * Das volume die meinen Controller benutzt ist zu grosz usw Erzahl
Aspekten der Ausfallssicherheit sehr vorangebracht. Man muss sich aber vorneweg fuer entweder die VHDL- oder Verilog-Loesung entscheiden, mixed language simulation ist wieder sehr muehsam und nur kommerziell zu stemmen.
-
Thread
Frage zu CCL-Einheit in neueren AVR-Controllern
Wir haben das Abholen von Daten per SPI aus zwei AD-wandlern realisiert, die einen integrieren FIR Filter haben. Das Problem war,dass die Daten "gestückelt" abgeholt werden sollen, um keine Digitalsignale während der analogen Wandlung zu
ad hoc keinen Einsatz für CCL; bin allerdings wenig > erfahren, was LED-Matrizen betrifft. An der SPI-Kommunikation wird sich > wohl nichts verbessern lassen. Die Rede war von einem 800Hz Timer-Interrupt der das Ganze steuert und das regelmäßige Beschicken der Spaltentreiber via SPI(Interrupt) veranlasst
-
Thread
[V] Xilinx Artix-7 A200T AC701 FPGA Eval Kit
Abschirmblech (kann man abnehmen und aufrüsten), kann mit Xilinx MIG genutzt werden - 256 Mbit Quad SPI Flash - 200 MHz LVDS Oszillator - 125 MHz LVDS Oszillator für GTPs - Programmierbarer Taktgenerator (10 - 810 MHz) - Jitter Cleaner für externen Takt - FMC (HPC, VITA 57.1) High-Speed Steckverbinder
(oder ISE) Webpack unterstüzt, was seit neuestem ja sogar kostenlos mit HLS also komfortabler C->VHDL Synthese daher kommt. http://www.digikey.de/product-detail/de/EK-A7-AC701-G/122-1838-ND/3903850 http://media.digikey.com/photos/Xilinx%20Photos/EK-A7-AC701-G.jpg Aktueller Neupreis bei
-
Thread
Code unleserlich schreiben um Zeilen zu sparen.
m.E. der besser strukturierte und sicherere Code. Wenn man das Beispiel erweitert auf: [c] using spi1 = Spi<0>; using spi2 = Spi<1>; using p1 = Protocol<A, spi1>; using p2 = Protocol<A, spi2>; std::array<std::byte, 2> a1; std::array<std::byte, 4> a2; std::array<std::byte, 8> a3; std:
(a2), spi1_put); protocol_A(a3, sizeof(a3), spi2_put); protocol_A(a4, sizeof(a4), spi2_put); } [/c] so haben wir (mit LTO für C): C: 272 Bytes text, 32 Bytes bss C++: 224 Bytes text, 32 Bytes
-
Thread
Hilfe mit Altera Cyclone II (bzw. III)
Serial verwendet. > Der Flash ist sicher parallel an den FPGA angebunden, hat aber auch eine > SPI-Schnittstelle. Ich vermute einfach mal das die Konfig parallel > geladen wird und SPI nur zu Servicezwecken genutzt wird, evtl. sogar > garnicht verbunden ist (habs noch nicht gemessen). Welchen Flash meinst Du jetzt? Der EPCS kann nur SPI und das wird auch genutzt. Der S29GL064N ist ein paralleles Flash ohne SPI, der mit der FPGA-Konfiguration höchstwahrscheinlich nichts zu tun hat. Parallel konfigurieren geht nur "passive", braucht
-
Thread
G-LCD bei Pollin
Achso, du meinst den VHDL Code ? (Ich dachte du beziehst dich auf den AVR Code.) Der VHDL funktioniert vermutlich noch garnicht, denn den habe ich vorhin in 10 Minuten schnell zusammengebaut und dabei nur Wert auf das LCD Timing
display, wobei noch drei andere Sachen dranhängen, ein LA 8 kanäle bis 50Mhz bzw 4 bis 100Mhz sowie 1x ADC 50Mhz sowie 8x ADC, Khz Bereich, inkl. Display und RS232. >Könntest du einen Schaltplan oder ähnliches hier reinstellen, damit man >sehen kann, was alles drauf ist ? Das wird noch länger dauern
-
Thread
A/D-Wandler mit µC
Versorgungsspannung - Wandlung mit 200 kHz - Zwischenspeichern der Werte - serieller Ausgangsdatenstrom im SPI-Format - Ablaufsteuerung (Takt, Kanalzuweisung, Speicherung, Daten ausgeben, usw... über Mikrocontroller Der Mikrocontroller sollte diese Aufgaben also schnell genug abarbeiten können und groß
Und wie sieht es mit der Programmierung dieser Ablaufsteuerung aus? (Assembler, oder C++ , oder VHDL ???) Welche Hardware wird für die Programmierung benötigt und kann man den Baustein auch später auf der Platine (integriert) nachflashen? Wenn mir bei diesem Problem jemand weiterhelfen könnte,
-
Thread
Modul an BRAM simulieren
Wizard erstellt, diese manuell modifizieren um das BRAM dazuzugeben. Eine TB ist nur ein normales VHDL Programm, das keine Ein- und Ausgänge mehr haben sollte. Niemand verbietet Dir zu einem bestimmten Problem eine TB zu schreiben, in die nur das hineinkommt, das Dich interessiert. Wie gesagt, diese
durchaus mehr als 1 Komponente in eine TB eingebunden werden. Das brauche ich fuer manche externe Chips (ADC/DAC via SPI z.B.) fast immer auch fuer meinen Toplevel.
-
Thread
Umfrage (Studenten):Werden PSoC- Schaltkreise im Studium erwähnt?
mit auf dem Silizium haben. Etliches von dem, was da mit dabei ist, ist inzwischen Standard, also SPI (in allen Variationen), PWM, Timer, Komperatoren, DAC, ADC usw. Besonders sind noch die Filter und OpAmps. Aber, Filter lassen sich oft besser durch ADC+digitalen Filter nachbilden. Braucht man einen
Kann man auf dem PSoC mittlerweile eigentlich kleine digitale Designs mit VHDL oder Verilog beschreiben? Ist die Software mittlerweile brauchbar und für was anderes als Windows verfügbar?
-
Thread
Wie viel Analog sollte man können?
heute Analogtechnik wichtiger ist als Digitaltechnik. Sämtliche komplexe Logik setzt man heute in VHDL oder Software um, dagegen steigen die Ansprüche and Leisterplatten, Stromversorgung, analoge Signalvorverarbeitung und Layout immer weiter. Tatsächlich ist auch eine solide Grundlage in HF-Technik
dabei manchmal auf Probleme. Spaetestens im EMV-Test. Oftmals auch frueher wenn z.B die Flanken von SPI/I2C nicht mehr stimmten, sich die Schaltung komisch resettet(groundbounce), Schaltregler einfach mal so kaputt gehen oder einen schlechten Wirkungsgrad haben. Und je schneller die Schaltungen werden