-
Thread
SPI-Bus (Slave) zu USB
Ach ja, wie gesagt, ich werde jetzt gleich Wandler mit Parallelem Ausgang nutzen. Die SPI-Wandler habe ich verworfen. Und ja, die drei Wandler tasten mit 1MHz ab.
das hier ist eine USB zu SPI Bridge: http://www.myavr.de/shop/article.php?artDataID=36 mit dem dazugehörigen terminal http://www.myavr.de/download.php?suchwort=DL80 Gruß M.
-
Thread
G-LCD bei Pollin
Achso, du meinst den VHDL Code ? (Ich dachte du beziehst dich auf den AVR Code.) Der VHDL funktioniert vermutlich noch garnicht, denn den habe ich vorhin in 10 Minuten schnell zusammengebaut und dabei nur Wert auf das LCD Timing
display, wobei noch drei andere Sachen dranhängen, ein LA 8 kanäle bis 50Mhz bzw 4 bis 100Mhz sowie 1x ADC 50Mhz sowie 8x ADC, Khz Bereich, inkl. Display und RS232. >Könntest du einen Schaltplan oder ähnliches hier reinstellen, damit man >sehen kann, was alles drauf ist ? Das wird noch länger dauern
-
Thread
Daten von parallelem ADC einlesen
Ich habe einen AT91SAM7S an welchem bislang ein SPI ADC mit 3MSPS hängt. Leider reicht die Geschwindigkeit nicht ganz aus und ich muss einen schnelleren ADC verwenden. 10-20MSPS wären toll. Es wird aber nicht dauernd eingelesen, sondern nur 1024 Werte
gesagt lieber bei einem in C programmierbaren Controller zu bleiben und mich nicht noch extra in VHDL einzuarbeiten So extrem sind meine Geschwindigkeitsanforderungen auch wieder nicht...
-
Thread
AVR-Bootloader mit Verschlüsselung
Sehe gearde das der MCP2515 ein CAN->SPI Wandler ist. Das dürfte dann schwieriger sein da die AVR Bootloader Software umgeschrieben werden muß auf SPI statt RS232/RS485. Würde man ohne das CAN Protokoll, eg. Frames und Packets, arbeiten können
nur die Pin/Ports und UART Routinen getc/putc umschreiben. Dh. sowas wäre dann wie bei einem UART->SPI Wandler Chip der 1 zu 1 die UART auf SPI mappt. Gruß Hagen
-
Thread
AD7641 seriell ansteuern
und mit einem/mehreren CPLDs die Daten aus den ADCs zu ziehen und auf der anderen Seite wiederum per SPI in den FPGA zu pumpen (Takt vom FPGA beim Auslesen). Die Empfangsseite vom ADC könnte wie folgt aussehen (leicht gekürzt): [vhdl] entity to_ad7641 is port (adc_sync : in std_logic;
Transfer wird Sync low gezogen, dann reichen wir die Daten -- weiter. process (adc_sync) is begin if falling_edge(adc_sync) then data <= shift_in; ready <= not ready; end if; end process; end architecture; [/vhdl] Rationale für die komische Formulierung
-
Thread
FPGA + PROM mittels FT2232 programmieren
bestünden? Ich hatte mir das so gedacht, dass es ein Grundboard wird, eventuell mit RAM und mann dann ADC, DAC oder sonstige Peripherie mit Aufsteckkarten realisieren kann. Vielleicht könnte man eine Sammelbestellung machen, dass es sich lohnt.
, das das kein AVR > (Kindergeburtstag :) mehr ist. > > Mein Tipp: Ein fertiges kaufen und in VHDL/Verilog einarbeiten. Wenn man > dann immer noch eins selber bauen will, kann das fertige ja zu 3,2,1. Nicht dass hier Missverständnisse aufkommen: Ich kann VHDL. Ich habe schon FPGAs und CPLDs programmiert
-
Thread
Zähler aus zwei Clock-Quellen speisen
Ok. Dann mach doch erstmal ein paar kleinere Probleme draus: 1. beliebige Konstante per SPI vom AVR einlesen und vom CPLD ausgeben 2. den ADC auslesen und Wert statt der Konstante verwenden 3. statt der Konstante/dem ADC eine SRAM-Zelle auslesen 4. kompletten SRAM einlesen (da sollten zufällige
Ich hab mein letztes VHDL schon vor einiger Zeit geschrieben, daher bitte ich Fehler zu verzeihen. Die Idee solle aber klar sein. Es gibt hier einige Artikel zum Thema VHDL, z.B. [[VHDL Flankenerkennung]]. Schau da mal rein.
-
Thread
AVR-ChipBasic2 - BASIC-Computer mit ATMega 644
es, auch den SPI/ISP-Anschluß mit auf das Zusatzboard zu bringen, dann könnte man das mit der Funktion SPI() erledigen. Z.B: [code] 10 OUT $200,$10 11 A=SPI(HI(C))*256+SPI(LO(C)) 12 OUT $200,$FF [/code] gibt den
Gibt es doch. Direkt im Basic. > 8-Bit-Port - OUT, DIR ,IN(n), ADC(n) > I2C-Schnittstelle - ICOMM SPI: - SPISEL, SPI(n) Jörg
-
Thread
[S] Leute die einen Logic Analyzer (MiniLA) bauen wollen
@Guido (Gast) http://www.ulrichradig.de/ Base Kit Xilinx CLPDs Ausarbeitung CPLDs / VHDL Wigbert
prinzipiell nichts dagegen. Ich werde für mich noch einen Mica/Samtec Stecker draufmachen, sowie einen µC, SPI Speicher und µSD Karte zum Loggen von ADC sowie einigen Bussen und/oder das Abspeichern der geloggten und getriggerten Samples auf einer SD-Karte. Das muß aber nicht bestückt werden, bzw könnte auch
-
Thread
Software Ethernet?
bei dem 20MHz Manchester-Signal einigermassen zu schaffen, solltest du dann schon mit einem 200MHz ADC abtasten.
fang doch einfach mal an einen PCI Bus in VHDL zu implementieren. Das schreibst du dann in einen FPGA und dann kommst du wieder und wir sehen weiter... Oder wolltest du PCI auch mit AVR machen??
-
Thread
FPGA Oszilloskop mit VGA Ausgang
die folgenden Interfaces zur Verfügung: - DAC-Schnittsteller für Gleichspannungsverschiebung - SPI zur Konfiguration des VGA - digitale I/Os zur Umschaltungen des Eingangsspannungsteilers - differentiellen Ausgänge zu den ADC's (SMA) - analoger Eingang zum Einstellen von Vcm (SMA) - differentielle
mal nicht wirklich viel. Juergen Schuhmacher schrieb im Beitrag #2352012: > Was willst Du da per SPI einstellen? Bandbreitenbegrenzung, Verstärkung (genau genommen Signaldämpfung) und abschalten was nicht gebraucht wird. Letztlich geht es doch um die optimale Aussteuerung des ADC, schließlich will
-
Thread
Wieviel Platz Braucht ein FPGA
muss man in den ps Bereich. Mit 50MHz wird es da sicher noch sehr knapp. Oder hasst du eine sehr hohe ADC Auflösung?
50 MHZ SPI-Takt verarbeiten. MFG Falk
-
Thread
Parallax Propeller
einen kleinen 8-Bitter, wie z.B. die AVRs, als schnellen(!) Datenlogger einzusetzen? Einfach einen ADC über SPI mit ein paar hundert kHz samplen lassen und dann die Daten auf eine SD-Karte schaufeln. Hört sich einfach an, gell? Geht aber in die Hose, weil das Teil hat nur einen SPI Port und während
als >schnellen(!) Datenlogger einzusetzen? Dafür sind die auch nicht gedacht. >Einfach einen ADC über SPI mit ein paar hundert kHz samplen lassen und >dann die Daten auf eine SD-Karte schaufeln. Hört sich einfach an, gell? In diesem Falle würde ich einen parallel-ADC nutzen und gut ists.
-
Thread
bidirektionale RS232 Funkbrücke mit RFM12
Nun .. ich habs mit 4 SPI Varianten probiert. Einmal Soft-SPI einmal Hardware-SPI, einmal das SPI selbst gecodet, und einmal via PC ne SPI Routine. Was mich wundert ist einfach, das ich die ganze Konfiguraton setzen kann,
Hi, die INTs sind sehr wohl ein Problem, da die bidirektionalen SPI Datenströme mit Timeout der Slaves arbeiten, damit die nicht hängen, wenn der Master spinnt. Und es sind 7 Slaves ;-) Habe mal versucht im INT auch mit der SPI zu arbeiten, das gibt totales Chaos nach
-
Thread
Projekt: Cypress USB FX2 an FPGA; Timing Analyse für FSM
Es ist ein ausgereiftes API dabei, wie es scheint, man kann allerhand machen. FPGA-Kofiguration, SPI, IIC, usw....
wieviele Daten zur Abholung bereit stehen. Sonst bekommt er nix. Und wieso musst du abfragen, wann die ADC-Daten zur Verfügung stehen? Das legst du doch selber mit dem Timing des ADC-Taktes und der Steuersignale fest. Auch hier solltest du ins Datenblatt des ADC schauen. Der ADC alleine macht ja nix, dem
-
Thread
6502 Emulation auf AVR ?
Es gibt schon länger (2002) einen 6502 in VHDL, wurde aber seither nicht mehr gepflegt: http://www.opencores.org/projects.cgi/web/t65/overview http://www.opencores.org/cvsweb.shtml/6502vhdl/
Hier gibts noch mehr 6502 und Peripheriebausteine in VHDL oder Verilog: http://www.birdcomputer.ca/Cores/CoresToC.html
-
Thread
AVR: Wetterinformationen über DCF77 Gesperrt
schnellste Kryptographische Ansatz waere eine differential power analysis. Man braucht dazu einen 12bit ADC.
12 Bit ADC, man misst die Spannung/Strohmaufnahme des uC. Dazu reduziert man auch die Entstoerkondensatoren, sowie fuerht ein Wiederstand dazwischen ein. Nun fuetter man den uC mit source-dateien, und loggt
-
Thread
Do's und Do Not's
Hallo, ich möchte mal einen Thread für Einsteiger in die VHDL-Programmierung aufmachen in dem eine Sammlung von "Do's und Do not's" enstehen soll. Es ist (gerade) für Leute die sich mit Software beschäftigen und dann mit VHDL in Berührung kommen eine kleine Hilfe
; [/vhdl] -beautifier benutzen (z.b Emacs vhdl mode) -Prä/postfixe an signal namen etc. verwenden z.B. _o für Ausgangsport _i für Eingänge _q für Signale aus FF V_ für variablen ...
-
Thread
Logik Analyzer, neuer Anlauf
könnten. Weiters kann es interressant sein, neben den high speed 8bit ADC, die am LA angeschlossen werden können auch langsamere, dafür aber genauere ADC werte zu haben, sei es mit der Auflösung des Mikros, als auch solche, die seriell betrieben werden und dafür eine Auflösung
Das mit dem S/H, ich habe da so tests gemacht, mit zwei 50MHZ ADC´s. Ich komme da auf eine Bandbreite, die etwa der 1.7 Fachen eines einzelnen ADC´s ist. Auch wenn das nicht dasselbe ist, wie die Verwendung von einem 100MHZ ADC´s, es ist jedoch erheblich besser
-
Thread
300 € Logikanalyzer 34 Kanäle / 500 Mhz - kann das was se
Textes aus der Hilfe kommt mir ja direkt die Idee, dass ich damit ja bei einem Projekt damit super den SPI Bus (3 getrennte Displays, SD_Karte, ADC) demuxen kann - ich connecte Clock2 einfach an den jeweiligen CS Port und bekomme die Daten nur für dieses Gerät aufgezeigt. In der Software habe ich schon die
Triggering Real-Time Sample Compression +6V to -6V Adjustable Logic Threshold CAN, I2C, SPI and RS232 Interpreters Built-in 300MHz Frequency Counter USB 1.1 and 2.0 Compatible
-
Thread
100/200 MHz Logikanalysator (Spartan 3, SRAM)
einigen wochen in verwendung und bin sehr zufrieden damit. vorallem die sog. interpreter (f. rs232, i2c, spi) ist sehr praktisch. gruss gerhard
verwerfen >sollte. Ihr solltet aus diesen Grund einen 10 Bit AD Wandler nehmen >und nur 8Bit als ADC Wert benutzen.
-
Thread
USB Speicher-Oszilloskop (Anfängerhilfe)
machen. (entwurf bislang nur auf papier :-) wie weit bist du denn mit der digital-ecke? cpld , vhdl? (hat mir noch keiner ne mail gesendet, scheint doch kein so konkretes interesse zu bestehen...) *ich: als adc wäre auch der max1197 nett, 400mhz s/h bandbreite, 60 ms/s, etwa selber preis wie ads830, aber 2x adc 2x8bit drin !
-
Thread
Impact probleme Webpack 8.1
bs setMode -bs setCable -port auto Identify identifyMPM assignFile -p 1 -file "/home/ss/src/usbADC/usbADC_main.bit" assignFile -p 2 -file "/home/ss/src/usbADC/_prom3.mcs" setAttribute -position 2 -attr packageName -value "(null)" Program -p 1 -showprogress -defaultVersion 0 quit [/c] impact_generate_prom.cmd
file "/home/ss/src/usbADC/usbADC_main.bit" assignFile -p 2 -file "/home/ss/src/usbADC/_prom3.mcs" setAttribute -position 2 -attr packageName -value "(null)" Program -p 2 -e -v -showprogress -defaultVersion 0 quit [/c]
-
Thread
Nios II LTC1286
Out(6) geht direkt dort hin. Als verbindung habe ich jeweils 20 cm Kabel genommen. 3. Ist mein VHDL Code falsch? als clk benutzt ich 100khz, das vom Baustein ALTPLL aus meinem sonst 50 MHZ getackteten Aufbau gemeriert wird. Diese wird als Input in den Chip und zum Takten in meinen "Baustein" geleitet
Hallo Dominik, an deiner Stelle würde ich dem NIOS mit dem SOPC Builder eine SPI Schnittstelle verpassen und damit den ADC auslesen. Gruß Jörn
-
Thread
Logic Analyzer Core (Logic Analyzer)
*edit* : line 49 ist dabei [vhdl] has.num_sram <= hw_conf_field(7 downto 6); [/vhdl]
] [vhdl] architecture RAMB4_S16_banking of ram_1536x16 is ... end architecture RAMB4_S16_banking; [/vhdl] [vhdl] architecture infering of ram_1536x16 is ... end architecture infering; [/vhdl
-
Thread
SPI und Spartan3
Hallo Dirk, ich möchte über einen spi-fähigen ADC Werte einlesen, verarbeiten und dann wieder über einen spi-fähigen DAC ausgeben. D. h. ich bräuchte einen MASTER-Code. Aber ich seh mir trotzem den "Logic Analyzer bauen"-Thread an.
und sck_out)? Welchen Clock nimmst du für was? Leider habe ich noch mehr Fragen! Was macht spi_sm? Was besagt die Zeile data_int <= (others => '0'); in output_sr? Was sind wordlength, DORD und load PS: SPI bzw. VHDL entwickelt sich immer mehr zum Alptraum für
-
Thread
Logic Analyzer bauen
Nabend, >spi-takt lt datenblatt kann bis zu fosc/2 sein => 8Mhz spi takt.. >macht >1MB/sec ;) das sollte doch eigentlich reichen oder ;) Bei dieser Aussage muss ich leider wiedersprechen. Im SPI Master Mode
kleinere generic Components. An komplexeren triggern arbeite ich gerade. Es dauert deswegen so lange, da VHDL für mich total neu ist (entgegen C/C++) und so einige "sprachliche" Barrieren überwunden werden müssen ;) Es fehlt der konkrete SPI Slave (eine Umsetzung existiert Dank Jörn, aber noch nicht eingebunden
-
Thread
MAtlab und Mikrocontroller
angeblich kann man aus simulierten Modellen von Matlab simulink c-Code für mikrocontroller bzw auch VHDL Code generieren...hat jemand ne Ahnung wie das funktioniert? danke samuel
Hi VHDL kann man mit dem Xilinx Systemgenerator erzeugen. Das klappt echt gut ist nur sehr zeitaufwendig (kann je nach Modell schon mal 30min dauern bis das Modell im FPGA ist). Gruß Marcel
-
Thread
A/D-Wandler mit µC
Versorgungsspannung - Wandlung mit 200 kHz - Zwischenspeichern der Werte - serieller Ausgangsdatenstrom im SPI-Format - Ablaufsteuerung (Takt, Kanalzuweisung, Speicherung, Daten ausgeben, usw... über Mikrocontroller Der Mikrocontroller sollte diese Aufgaben also schnell genug abarbeiten können und groß
Und wie sieht es mit der Programmierung dieser Ablaufsteuerung aus? (Assembler, oder C++ , oder VHDL ???) Welche Hardware wird für die Programmierung benötigt und kann man den Baustein auch später auf der Platine (integriert) nachflashen? Wenn mir bei diesem Problem jemand weiterhelfen könnte,
-
Thread
uC Experimentierplatine für die Ausbildungzwecke
hat aber nicht jeder µC, z.B. die Silabs 8051-er kann man dafür nehmen, - 1 Poti zum Testen des ADC fertig. "-CPLD für CS Signale" Was für CS Signale ??? Peter
Eine MMC-Karte ist ja seriell, also direkt ans SPI damit. Bei CAN gehts genau so (MCP2515) oder gleich on-Chip (AT89C51CC03). Und für USB gibts Chips mit RS-232 Anschluß. Also nirgends brauchst Du einen CPLD. Und gerade im rauhen Lehrbetrieb
-
Thread
Schnelle FFT in Assembler
mit nem ADC ?
Zeitkritisch, da ich das Signal nur auswerten und nicht darstellen möchte. Ich hatte dabei an den internen ADC z.B. vom Mega64 oder Mega128 gedacht und für den Speicherbedarf externen Speicher über i2c oder SPI. Das Siganl wollte ich für max 1 Minute loggen und anschließend in kleinen Stücken auswerten. Ist
-
Thread
AVR Ethernet Platine
Falls wir nun feststellen das das jetzige Timing zu kritisch ist hätten wir somit die Möglichkeit das VHDL ohne neues Layout anzupassen. Desweiteren habe ich zB. den 8 Bit SPI_CS Port auf 7 Bit reduziert und das freie Signal SPI_CS(7) als zusätzliches MMD_CS(2) umdefiniert. Somit hätte man ein zusätzliches Memory Mapped Gerät verfügbar, zB. CF Karte, IDE Fetsplatte oder parallele ADC/DAC die alle am Bus angeschlossen werden könnten. Dieses geänderte VHDL beötigt dann 31 Makrozellen und passt somit ohne Probleme rein. Das gleiche habe ich dann noch mit A18 des SRAM's gemacht.
-
Thread
Entwicklung eines "Debug Tool's"
nicht. Über dieses Interface kann man auch den Flash und das EEPROM programmieren, ähnlich wie über SPI. Ich bin allerdings auch noch nicht richtig tief in die Materie eingestiegen Gruß Markus
code in real time emulieren. nur für die analog braucht man zusatlichen "POD" zu entwickeln. die VHDL für AVR core is frei, aber es braucht viel mühe um das zu nutzen. hier liegt die meiste arbeit - die VHDL core zu überprüfen und mit embedded ICE zu erganzen. manche firmen machen es auch schon so