-
Thread
FPGA wahl DAC 160MSPS
Hallo, ich hatte 2020 ein Board mit FPGA XC7S50, DAC AD9747 und ADC AD9650 gebastelt. Zusätzlich drauf war ein FT2232H für JTAG und FIFO Interface und auch etwas RAM in Form von einem HyperRAM Baustein. Hat funktioniert, liegt jetzt im Schrank (-: Schaltplan (recht unordentlich
-
Thread
ADC FPGA - LVDS Konfiguration
Der AD9650 macht bei mir weder mit CMOS noch mit LVDS Ärger (zwei Platinen). Auch hier kommt der zuerst mit CMOS hoch und wird dann umkonfiguriert. Karli schrieb im Beitrag #6884004: > Dann kommen noch ca
-
Thread
FPGA Selektion
nur eine geringe Analogbandbreite hat. Jedenfalls nicht die halbe Abtastrate. Sonst würde ich den Ad9650 empfehlen. Aber der kostet viel und fällt unter die Exportkontrolle bei den schnelleren Modellen.
-
Thread
Virtual Capacitor
Vergangenheit gemessen wurde. Bei dem https://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf (ich habe die 25 MHz Version verbaut) hat man 12 Takte Latenz. Bei maximal 105 MSample/s (das kann das ADC-Modell maximal) sind das 114.3 ns. Sprudelstrudel schrieb im Beitrag #6229296: > 4
-
Thread
Octal LNA/VGA/AAF/12-Bit ADC and CW I/Q Demodulator als einfachen ADC verwenden?
Hallo, bisher habe ich ADCs immer parallel (AD9650) oder per SPI (LTC2325) mit dem FPGA verbunden. Funktioniert auch alles fein. Aber: Schnelle ADCs brauchen dann viele FPGA IOs. Und viele ADCs bieten stattdessen ein serielles LVDS Interface. Für
-
Thread
LVDS Clock at Artix7?.
Sunny, i did something absurdly simmilar. And it works great! But i am using an Spartan7 and an AD9650 as ADC. Later this day i will post some code for configuring the Clockdivider and the Registercontent i use.
-
Thread
Fehlersuche AD-Wandler AD9650
, ich habe eine Platine entworfen und jetzt teilbestückt die neben FPGA auch einen ADC, einen AD9650 ( https://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf ) enthält. Ich habe schon zwei Vorgängerplatinen mit diesem ADC, diese funktionieren auch. Aber diese jetzt nicht
nache an Figure 17 Seite 16 ran https://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf . Vielen Dank für eure Anregungen, diese Aktion hat mich einige Nerven gekostet, aber ich habe auch gelernt.
-
Thread
LVDS Clock am Artix7
ich aus dem ADC Datenblatt: https://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf Figure 90 Seite 33. Im FPGA habe ich folgendes: Im XDC: ## Clock signal Sch name = CLK_AD9508_OUT3 set_property PACKAGE_PIN G4 [get_ports CLK_AD9508_OUT3p] set_property PACKAGE_PIN F4 [get_ports
Datenblatt? Figure 90 Seite 33 https://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf
-
Thread
Abgesetzte Spannungsmessung
mit parallelem Eingang. Vielleicht geht das sogar direkt ohne FPGA oder so. Als ADC kann ich den AD9650 empfehlen, aber der hat zwei Eingänge. Wenn du nur einen Eingang brauchst dann nimm einen anderen Stein.
parallelem Eingang. > Vielleicht geht das sogar direkt ohne FPGA oder so. Als ADC kann ich den > AD9650 empfehlen, aber der hat zwei Eingänge. Wenn du nur einen Eingang > brauchst dann nimm einen anderen Stein. Hmm der ADC würde gut passen. Das es ohne FPGA/DSP etc. geht wäre super, sehe ich aber
-
Thread
Spannungsreferenz, welchen Kondensatortyp verwenden?
Moin, ich habe einen ADC AD9650 mit 16 Bits und da gibt es die Pins VREF und SENSE. Über SENSE kann man auswählen ob die interne oder eine externe Referenz verwendet wird. Diese externe Referenz wird dann an VREF angeschlossen.
Gustl B. schrieb im Beitrag #5855292: > ich habe einen ADC AD9650 mit 16 Bits und da gibt es die Pins VREF und > SENSE. Der AD9650 liefert den Output per LVDS. Bei einem LVDS Leitungspaar gibt es Vorschriften für Mindestabstände, z.B. zu einem benachbarten LVDS
-
Thread
Halbleiterrelais - können die das?
Als ADC werde ich einen AD9650 https://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf verwenden, davon habe ich günstig auf eBay 8 Stück gekauft. Einen habe ich schon verbaut mit zwei AD8138 https://www.analog.com
-
Thread
Allgemeine Fragen zu DACs
Bildchen rangetan. Das ist gemessen mit dem XADC im Spartan7. Auf dem Board habe ich noch einen AD9650. Und genau dafür möchte ich einen schickeren Generator bauen. Damit ich die Platine für mehr verwenden kann. Die Bilder zeigen: 24Vp-p bei 10kHz und dann sieht man wie das langsam einbricht. Das
oder eben beide bei halber Samplerate. Das ist schon schade. Bei den ADCs die ich verwende, dem AD9650, gibt es auch einen interleaved Modus, da werden die Daten von beiden ADC Kanälen auf einen Datenausgang gemultiplexed und zwar dann mit der doppelten Datenrate. Sprich beide ADCs tasten weiterhin
-
Thread
FPGA Board mit FT2232H und Spartan7
FPGA dabei, der wird so beschaltet, dass er eben von -12.5 V bis +12.5 V geht. Und es kommt ein AD9650 mit 25 MHz drauf. Der hat zwei Kanäle und 16 Bits. Wenn das alles funktioniert werde ich vermutlich ein Platine für Radioaktivitätsmessungen bauen die dann zwei AD9650 bekommt, aber dafür keinen DAC
gemacht. Ausserdem kommt ein schnellerer DAC drauf. Im Anhang ein 10 MHz Sinus gemessen mit dem AD9650@25MSamples/s. Der sehr saubere Sinus stammt aus einem TSW2110EVM.
-
Thread
Video mit AC701
i2c würde ich auch ein Blockdesign nehmen. Die chips die ich bisher verwendet habe hatten, z.b. ad9650, oft auch eine Schnittstelle zu den Registern, aber eigentlich immer sinnvolle defaults oder waren über Pins konfigurierbar. Da musste man die Schnittstelle nicht anfassen wenn man mit einer standardfunktionsweise
i2c würde ich auch ein Blockdesign nehmen. Die chips die ich > bisher verwendet habe hatten, z.b. ad9650, oft auch eine Schnittstelle > zu den Registern, aber eigentlich immer sinnvolle defaults oder waren > über Pins konfigurierbar. Da musste man die Schnittstelle nicht anfassen > wenn man mit einer
-
Thread
Sigma-Delta-ADC - Einzelpulse erfassen
Hier der z. B. hat das drinnen http://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf . Also ja, ich bekomme mit so einem ADC Messungen der Eingangsspannung zu einzelnen Zeitpunkten die aber einen festen Abstand zueinander haben. Da kann man jetzt den genauen bandbreitenbegrenzten
-
Thread
Clock an ADC mit 50 Ohm - Verständnisfrage
sauber. Im Datenblatt vom ADC http://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf Figure 87 sieht man wie man vermutlich optimal einen Taktgeber anschließt. Da ist der Ausgang des Taktgebers mit 50 Ohm terminiert. Für mich bedeutet das, dass wenn der bei 3.3V CMOS (und das
> Im Datenblatt vom ADC > http://www.analog.com/media/en/technical-documentation/data-sheets/AD9650.pdf > Figure 87 sieht man wie man vermutlich optimal einen Taktgeber > anschließt. Das hängt auch alles davon ab, welche Leitunglängen du hast und welche Taktfrequenz. Idealerweise gehst du vom
-
Thread
FTGB196 für Eagle?
Teile sind laut Hersteller in Produktion, komisch dass es die nicht normal zu kaufen gibt. Für den AD9650 muss ich jetzt so ein Exportkontrolldingens ausfüllen. Kann man damit Bomben bauen?
So, also der AD9650 mit 65 und 25 MSps ist nicht exportkontrolliert. Weil der aber recht teuer ist der Stein habe ich den gleich 8 mal bei eBay gekauft, den mit 25 MSps aus Israel für etwas über 100$ für alle 8 Stück