-
Bild
Logikdiagramm und Wahrheitstabelle eines CD4515BMS Decoders
Logic Diagram VDD VSS DATA 1 DATA 2 DATA 3 DATA 4 STROBE INHIBIT * All inputs protected by CMOS protection network. FIGURE 1. LOGIC DIAGRAM THESE INVERTERS USED ONLY ON CD4515BMS TRUTH TABLE DECODER INPUTS SELECTED OUTPUT CD4515BMS = LOGIC 1 (HIGH) CD4515BMS = LOGIC 0 (LOW) INHIBIT D C B A S0 bis S15 1 = HIGH LEVEL 0 = LOW LEVEL X = DON'T CARE
-
Bild
Schaltplan mit CD4514B und ULN2002A Treibern
L7815 In Out GND C1 0.22uf C2 0.22uf 24V+ R1 3.3K R2 3.3K R3 3.3K R4 3.3K IC1 CD4514B S14 13 S13 14 S12 19 S11 20 S10 7 S9 5 S8 6 S7 4 S5 7 S4 6 S3 5 S2 9 S1 11 S0 12 VSS GND INHIBIT 23 A 2 B 3 C 21 D 22 IC2 ULN2002A 16 15 14 13 12 11 10 9 8 7 1 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14
-
Bild
Aufbau auf einem Breadboard mit integrierten Schaltkreisen
310BAF8 CD4514DE
