Suchergebnisse für ""LTC1407""

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum alle
Zeitraum alle

24 Treffer für "LTC1407" Suchergebnisse für ""LTC1407""

Relevanz Datum
  • PDF

    Engeler_DCF77.pdf

    PGA BF245A A/D Random Phase Cor- Second Time LCD JFET delay detect relate detect decode LTC1562 LTC1407 8th order 14 bit bandpass 930 kS/s synck mulate Ssyncd Debug D/A LTC2624 HKW FTD02011R 4 channel antenna USB Oscillator Fig. 24. Block diagram of Demonstration Receiver implementing the Goertzel-PM

    in „Paper zu DCF77“ · HF, Funk und Felder ·

  • PDF

    FPGA_Kits_Vergleich_120205.pdf

    shared with PMOD) AC-97 Audio Codex - - Line in/out, mic, headphone, - - - LM4550 ADC 2 x 14bit LTC1407A - - - with pre-amp LTC6912 - - 1.5Ms/s DAC - - - 4 x 12bit (LTC2624) - - Oscillator 100 / 66.7 / 40 MHz 100 MHz 100 MHz 50MHz and 66MHz 50MHz 100 / 50 / 25 MHz I/O 2x PMOD (12pin) =16 I/O 4x PMOD

    in „Vergleich und Erfahrung zu LX9 MicroBoard, Nexys 3 und Atlys“ · FPGA, VHDL & Co. ·

  • Thread

    FPGA-Board + ADC; wie findet man die Rauschquelle?

    etc. bin ich immer noch ein bisschen ratlos. Ich benutze ein Spartan3AN FPGA Board. Da ist ein LTC1407A ADC drauf, mit dem ich die Werte von ca. 100 Potis via Multiplexern "lese". Ich hab natürlich zunächst mal auffälliges Rauschen in den Messungen (5..6 LSBs bei 14bit Auflösung). War auch nicht anders

    Analoge Elektronik und Schaltungstechnik ·Olaf Hilgenfeld · ·2 Antworten

  • Thread

    suche getriggerten adc

    Moin, ich kann dir den LTC1407-1 (Bipolar) bzw. LTC1407(Unipolar) empfehlen. Gibt es in 12 und 14 Bit. http://cds.linear.com/docs/Datasheet/14071fb.pdf http://cds.linear.com/docs/Datasheet/1407fb.pdf Gruß Jörn

    Jörn schrieb im Beitrag #2420531: > LTC1407-1 (Bipolar) bzw. LTC1407(Unipolar) Für sein Signal ( 10 kHz) sind die mit 3 MSps zu schnell und somit zu teuer. Einer mit 100kHz würde ausreichen.

    Mikrocontroller und Digitale Elektronik ·alexander · ·18 Antworten

  • PDF

    Diplomarbeit_PID.pdf

    -3E Starter Kit verfügt über einen 2-Kanal 14-Bit Analog-Digital-Wandler-Chip (Linear Technology LTC1407A-1). Diesem vorgeschaltet ist ein Verstärkerbaustein (Linear Technology LTC6912-1) der eine Spannungsverstärkung um die Faktoren 0, 1, 2, 5, 10, 20, 50 oder 100 vornehmen kann. Sowohl der AD-Wandler

    in „Digitaler PID Regler in VHDL“ · FPGA, VHDL & Co. ·

  • Datei

    LTC1407_tb.vhdl

    TestData IS ARRAY (NATURAL range <>) OF StepData; CONSTANT MyAdrSize : INTEGER := 20; COMPONENT LTC1407 Port ( clk50 : in STD_LOGIC; cs : in STD_LOGIC; -- chip-select: ADC starts with setting cs high frc : in STD_LOGIC; -- free running conversion (high) or single shot (low) sck : out STD_LOGIC; conv

    in „Seltsame (Neben-)Effekte in der Simulation“ · FPGA, VHDL & Co. ·

  • Thread

    Seltsame (Neben-)Effekte in der Simulation

    und jetzt ein kleines Projekt (siehe Anhang) simuliert. Das Spartan 3E Dev-Board hat ja einen LTC1407 drauf und dafür habe ich einmal ein Modul für den Spartan und zum anderen ein Modul für den Simulator, in dem auch der ADC simuliert wird. Die Testbench liest die gewünschten ADC-Werte aus einer

    Takt), damit du /Funktionsfehler/ findest. Was willst du jetzt eigentlich testen? Das Modul LTC1407 eigentlich nicht. Denn dort stehen Sachen drin, die die Synthese ins Grübeln bringen... (Am Rande: Der Name des Moduls ist ungünstig, LTC1407 ist ein Bauteil von LT. Das macht was anderes, als

    FPGA, VHDL & Co. ·Anfänger · ·13 Antworten

  • Datei

    sr_adc4.vhdl

    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; -- Module to communicate with LTC1407 -- can be used for single-shot conversion (both channels) or -- free running conversion. -- At free running conversion, memory address lines will be incremented on each sample Entity sr_adc4 is Generic

    in „Der vhdl-Schnipsel-Anfängerfragen Thread“ · FPGA, VHDL & Co. ·

  • Datei

    LTC1407.vhd

    - Engineer: Lothar Miller -- -- Create Date: 22:50:57 07/26/2009 -- Design Name: -- Module Name: LTC1407 - Behavioral ---------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity LTC1407 is Port ( clk50 : in STD_LOGIC; cs : in

    in „Der vhdl-Schnipsel-Anfängerfragen Thread“ · FPGA, VHDL & Co. ·

  • Datei

    sr_adc5.vhdl

    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; -- Module to communicate with LTC1407 -- can be used for single-shot conversion (both channels) or -- free running conversion. -- At free running conversion, memory address lines will be incremented on each sample entity sr_adc5 is Port

    in „Der vhdl-Schnipsel-Anfängerfragen Thread“ · FPGA, VHDL & Co. ·

  • Datei

    sr_adc.vhdl

    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; -- Module to communicate with LTC1407 -- can be used for single-shot conversion (both channels) or -- free running conversion. -- At free running conversion, memory address lines will be incremented on each sample entity sr_adc is Port

    in „Der vhdl-Schnipsel-Anfängerfragen Thread“ · FPGA, VHDL & Co. ·

  • Datei

    sr_adc.vhdl

    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; -- Module to communicate with LTC1407 -- can be used for single-shot conversion (both channels) or -- free running conversion. -- At free running conversion, memory address lines will be incremented on each sample entity sr_adc is Port

    in „Der vhdl-Schnipsel-Anfängerfragen Thread“ · FPGA, VHDL & Co. ·

  • Thread

    Der vhdl-Schnipsel-Anfängerfragen Thread

    > LTC1407 > Den Takt einfach durchlaufen zu lassen Das liegt bei diesem Baustein auf der Hand, so ist es ja auch im DB eingezeichnet :-/ Und dann muß nur noch das conv gesetz werden, und gleichzeitig

    STD_LOGIC_VECTOR (19 downto 0)); -- self incrementing memory address in free running mode end LTC1407; architecture Behavioral of LTC1407 is signal cnt : integer range 0 to 41 := 41; signal sr : std_logic_vector(27 downto 0); signal doADC : STD_LOGIC := '1'; SIGNAL acnt : integer range 0 to

    FPGA, VHDL & Co. ·J.H. · ·65 Antworten

  • PDF

    1407fa.pdf

    LTC1407/LTC1407A Serial 12-Bit/14-Bit, 3Msps Simultaneous Sampling ADCs with Shutdown U FEATURES DESCRIPTIO ® ■ 3Msps Sampling ADC with Two Simultaneous TheLTC 1407/LTC1407Aare12-bit/14-bit,3MspsADCs Differential

    in „A/D-Wandler Xlinx-Board“ · FPGA, VHDL & Co. ·

  • Thread

    A/D-Wandler Xlinx-Board

    3E Starter Kit. ich habe ein kleines Programm geschrieben, und möchte damit testen, ob der ADC (LTC1407A) richtig wandelt, ich kann mit meinem Logic analysator keine SDO Daten sehen außer mein clock und mein befehl zum ADC (ADC_conv). der SDO Pin von ADC ist immer auf 1. Die 8-Bit (SDI), die ich zum

    FPGA, VHDL & Co. ·Gast · ·15 Antworten

  • Thread

    Microblaze Ports

    habe ein Xilinx Spartan-3E Starter Board, und möchte mein FPGA (Microblaze) mit dem 14 bit ADC (LTC1407A ) durch eine SPI Schnitstelle kommunizieren mit C. Die Funktionen von Xilinx verwirren mich. Danke im voraus

    FPGA, VHDL & Co. ·Beginner · ·5 Antworten

  • Thread

    Microblaze und ADC mit SPI

    habe ein Xilinx Spartan-3E Starter Board, und möchte mein FPGA (Microblaze) mit dem 14 bit ADC (LTC1407A ) durch eine SPI Schnitstelle kommunizieren und hab von C nur rudimentäre Ahnung. Die Funktionen von Xilinx verwirren mich. Kann mir jemand bitte weiter helfen. Danke für Eure Hilfe und unterschtützung

    Mikrocontroller und Digitale Elektronik ·Basil Charki · ·1 Antworten

  • Thread

    Microblaze und LTC1407A mit SPI

    habe ein Xilinx Spartan-3E Starter Board, und möchte mein FPGA (Microblaze) mit dem 14 bit ADC (LTC1407A ) mit einer SPI Schnitstelle kommunizieren und hab von C nur rudimentäre Ahnung. kann mir jemand bitte weiter helfen.

    FPGA, VHDL & Co. ·Basil Charki · ·0 Antworten

  • Thread

    Microblaze und LTC1407A

    habe ein Xilinx Spartan-3E Starter Board, und möchte mein FPGA (Microblaze) mit dem 14 bit ADC (LTC1407A ) mit einer SPI Schnitstelle kommunizieren und hab von C nur rudimentäre Ahnung. kann mir jemand bitte weiter helfen.

    FPGA, VHDL & Co. ·Anfänger · ·1 Antworten

  • Thread

    ADC Daten zwischenspeichern

    Hallo zusammen, habe mich an die Verarbeitung des ADC Signals gemacht. Gearbeitet wird mit dem LTC1407 wie er auch üblicherweise auf den XILINX TestBoard eingesetzt wird. Ich lege die SPI_MISO Daten in 2x14 I/Os, vom Prinzip her funktioniert die ganze Sache, nur habe ich das Problem das ich mit dem

    FPGA, VHDL & Co. ·Christian · ·9 Antworten

  • PDF

    LTC1407CMSE.pdf

    LTC1407/LTC1407A Serial 12-Bit/14-Bit, 3Msps Simultaneous Sampling ADCs with Shutdown U FEATURES DESCRIPTIO ® 3Msps Sampling ADC with Two Simultaneous TheLTC 1407/LTC1407Aare12-bit/14-bit,3MspsADCs Differential

    in „ADC Daten zwischenspeichern“ · FPGA, VHDL & Co. ·

  • Thread

    ADC und DAC galvanisch trennen

    0-10V am ADC aufnehmen und am Ausgang (DAC) 0-5V steuern. Verwendete Wandler sind: LTC2624 LTC1407 beides serielle Wandler mit einer Frequenz von max. 50MHz Ansatz A) DC/DC Wandler funktioniert glaube ich nicht ab 0V und zudem noch ungenau. Ansatz B) ADuM1250 zur Trennung der Datenleitung

    FPGA, VHDL & Co. ·Spezi · ·2 Antworten

  • Thread

    geeigneter FPGA gesucht

    ansteuern können. Damit sollten die Spartan 3e/3a Starter Kits geeignet sein. Dort sind 14Bit ADCs (LTC1407A-1) und 12Bit DACs (LTC2624) verbaut. Besorg dir mal die Datenblätter und schau nach ob sie für deinen Einsatzzweck geeignet sind.

    FPGA, VHDL & Co. ·Spezi · ·3 Antworten

  • Thread

    Software Defined Radio SDR auf Spartan 3E Board

    doch auf ein USRP Board. Hier mal die technischen Daten zum "Spartan 3E Starter Board": * LTC1407A-1 dual ADC: 3Msps, 14 bit * LTC2624 Quad DAC * Spartan 3E XC3S500E-4FG320C * Ethernet 10/100 Phy Viele Grüße Chris GNU Radio USRP: <http://article.gmane.org/gmane.comp.gnu.radio.general

    FPGA, VHDL & Co. ·tom · ·15 Antworten