-
Bild
Schaltplan mit TPL5110 Timer
U1 TPL5110, VDD, EN/ONE_SHOT, DELAY/M_DRV, DONE, DRV, GND, R3, R, R2, R, SW1, SW_DIP_x02, R1, R, R1 Zeiteinstellung, Ausgang Timer, GND
-
Bild
Schaltplan eines Timers mit TPL5110
U1 TPL5110 Meine Vorstellung wären 30s, 5min, 30min und 2h. EN/ONE_SHOT DRV Ausgang Timer DONE Delay/M_DRV R3 R2 R1 170k SW2 SW1 2N 2N R1 170k -> 2h auch zusammengesetzt aus 150k + 20k R1 || R2 = 57,4k -> 42,9k
-
Bild
Schaltplan mit TPL5110 Timer
VCC U1 TPL5110 1 VDD 5 DRV 4 DONE 3 DELAY/M_DRV 6 EN/ONE_SHOT 2 GND R2 R R4 R JP2 JP1 2 1 2 R3 R R5 R R1 R 1 Zeiteinstellung GND
