Suchergebnisse für "fileio textio"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum alle
Zeitraum alle

6 Treffer für fileio textio Suchergebnisse für "fileio textio"

Relevanz Datum
  • Thread

    Daten für Simulation aus einer Datei lesen (VHDL)

    einiges gemacht: ... Hast /du/ mal ein Beispiel? https://www.mikrocontroller.net/search?query=fileio+textio

    FPGA, VHDL & Co. ·Dimi S. · ·12 Antworten

  • Thread

    Daten aus ISIM exportieren

    Für VHDL sind die Stichworte: /textio/ und /fileio/ ZB. dort: http://www.mikrocontroller.net/topic/172058 http://www.mikrocontroller.net/topic/218655

    FPGA, VHDL & Co. ·bibi · ·2 Antworten

  • Thread

    Synthese von VHDL file operationen

    Mal ganz unabhängig von den FileIO Sachen: Welches FPGA benutzt du denn eigentlich?

    Christian R. schrieb im Beitrag #2379771: > Mal ganz unabhängig von den FileIO Sachen: Welches FPGA benutzt du denn > eigentlich? Die Sache ist die, dass ich aller Voraussicht nach in den nächsten Tagen einen Spartan-3 ausgeliehen bekomme. Ich war aber schon neugierig, ob

    FPGA, VHDL & Co. ·Dag P. · ·17 Antworten

  • Thread

    VHDL Daten aus Datei

    / FileIO USE std.textio.all; ENTITY FileIO IS PORT( Start_fh : OUT std_logic; -- Startet den FH, sobald alle Signale anliegen ( Sys_Clk abhängig ) -> DL_transmit_start

    LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; USE ieee.std_logic_textio.all; -- Bibliotheken für TextIO / FileIO USE std.textio.all; ENTITY FileIO IS PORT( CLK : IN std_logic; -- Clock STEP : OUT

    FPGA, VHDL & Co. ·Wiplash4 · ·11 Antworten

  • Thread

    ISIM - Eingangssignal forcen

    starten muss Das mußt du alles nicht, wenn du die Stimuli (wie in einem solchen Fall üblich) mit fileio/textio aus einer Datei liest... http://eesun.free.fr/DOC/vhdlref/refguide/language_overview/test_benches/reading_and_writing_files_with_text_i_o.htm > nur um einen Tastendruck spontan zur Laufzeit

    FPGA, VHDL & Co. ·Silvia A. · ·11 Antworten

  • Datei

    text_io.vhd

    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; use std.textio.all; use ieee.std_logic_textio.all; entity fileio is Port ( clk : in STD_LOGIC; rst : in STD_LOGIC; sinus : out STD_LOGIC_VECTOR (11 downto 0)); end fileio; -- http://www.xilinx.com/itp/xilinx8/books/data/docs/xst/xst0070_9.html architecture Behavioral of fileio is type sinmemory is array (0 to 7) of integer; signal sinetable: sinmemory; signal sinecounter: integer range 0 to 7; signal sin : STD_LOGIC_VECTOR (11 downto 0); signal str : string(1 to 100); begin

    in „frage : testbench“ · FPGA, VHDL & Co. ·