Forum: FPGA, VHDL & Co. ispLever von Lattice


von Tom Bayer (Gast)


Lesenswert?

Hallo zusammen,

kennt sich von euch jemand mit dem oben genannten Tool aus. Ich
versuche gerade ein PLD Design damit zu erstellen. Ich bekomme auch ein
JEDEC File geliefert allerdings stimmen die PIN Anordnung nicht. Kann
man das nicht ändern, ich wollte eigentlich nicht die ganze Schaltung
nocheinmal umlöten.

Servus Tom

von formtapez (Gast)


Lesenswert?

Im "Constraint Editor" kannst Du doch die Pins beliebig zuordnen !

MfG
formtapez

von Tom Bayer (Gast)


Lesenswert?

Wenn ich den Baustein GAL16V8D als Source auswähle verschwindet der
Constraint Editor aus dem Processes Fenster und ich kann ihn nicht
ausführen. Wenn man andere Bausteine nimmt geht der Editor. Ich weiß ja
auch nicht warum aber man muss doch die Pins selbst festlegen können
???

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.