Hallo, was istder Unterschied zwischen reg und wire in Verilog? Markus
Wie der Name schon sagt: Ein wire ist nur eine Verbindung und kann nichts speichern. Ein reg ist ein Register und kann sich Werte merken. Schau genau: http://www.doulos.com/knowhow/verilog_designers_guide/synthesizing_latches/
... oder im Verilog Artikel unter http://www.mikrocontroller.net/articles/Verilog#Datentypen:_wire.2C_reg
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.