Gast
#899640
Hallo, was istder Unterschied zwischen reg und wire in Verilog? Markus
Gast
#899847
Wie der Name schon sagt: Ein wire ist nur eine Verbindung und kann nichts speichern. Ein reg ist ein Register und kann sich Werte merken. Schau genau: http://www.doulos.com/knowhow/verilog_designers_guide/synthesizing_latches/
... oder im Verilog Artikel unter http://www.mikrocontroller.net/articles/Verilog#Datentypen:_wire.2C_reg
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.