Problem mit PAR: Wo bleibt die Logik?

[Tom N. (tom-nachdenk)]

Ich habe ein Problem bei dem ich nicht weiterkomme. Ich habe ein Projekt 
T80 core + ROM und RAM + eyecandy (das Z80 soc von Opencores um genau zu 
sein) das ich aus Übungsgründen auf das Spartan3 Starterboard portieren 
wollte. Habe dann auch (wie ich hoffe korrekt) die fehlenden 
Core-generatoren Bestandteile händisch nachpro...(von anderswo kopiert) 
und es bis zu einem durchlaufen der Synthese gebracht. Der 
Synthesereport erzählt mir etwas von ca. 60% Auslastung bei den Slices, 
soweit so gut, sollte also gut passen.
Allerdings läuft Place und Route (ich benutze wieder den Makefile-Flow) 
in Rekordzeit durch und der Report erzählt mir was von 1% benutzten 
Slices.

Irgendwo wird da offensichtlich etwas wesentliches weggelassen oder 
wegoptimiert. Hat vielleicht jemand eine Idee wo ich ansetzen könnte? 
Wie gesagt, bei der Synthese scheint noch alles da zu sein :(

[Andreas S. (andreas) (Admin)]

Ist der Prozessor denn überhaupt mit irgendwelchen Ein- und Ausgängen 
verbunden? Das kann man leicht vergessen wenn man nur mal schnell testen 
will wie etwas synthetisiert wird.

[Rick Dangerus (Gast)]

Ansonsten wäre es auch hilfreich, das log-File hier mal einzustellen.

Rick

[Tom N. (tom-nachdenk)]

Mit Brille wäre das wohl nicht passiert :(
Also, mittlerweile hab ich auch die log-Datei von map gefunden und 
dieser entnehmen können das so ziemlich jedes signal entfernt wurde.

Fehlerquelle war, Andreas lag schon ziemlich dichte dran daran das ich 
beim Auskommentieren des Drehencoders des S3E-Boards übersehen habe das 
dort das Center-Signal mit dem Reset des T80 verbunden war. Scheinbar 
war Reset dauerhaft aktiv wodurch der T80 dann wegoptimiert wurde und in 
Folge daraus auch der Rest des Systems.