Xilinx ISE Simulator Hängt

[Thomas Schiling (Gast)]

Hallo,

ich habe mir eine FSM in VHDL mit Xilinx ISE 9.2i erstellt und will 
jetzt simulieren.

Ist auch kein Problem, ich sage Project -> New Source ... füge eine Test 
Bench WaveForm hinzu und kriege auch meine Ansicht auf die tbw Datei.

Oben links in der Ecke steht "End Time: 1000 ns" .. ich will es auf 50 
ms umstellen ... und dann bleibt das ganze hängen.

Was ist daran falsch gemacht? Wie kann ich die Simulationszeit höher 
stellen?
weil 1000ns sind zu wenig ... ich habe counter drin die bis 45 ms zählen 
bis ein Port geschaltet wird.


Vielen Dank.

[lkmiller (Gast)]

>und dann bleibt das ganze hängen

1000ns -> 50ms sind Faktor 50000.
Du willst also 50000 mal länger simulieren.
Wenn der vorher also 100ms gebraucht hat,
dann sinds jetzt 5000, das ist mehr als 1,5 Stunden!!

Hängt der wirklich, oder rechnet der sich nur zu Tode?
Wie sieht es bei einer schrittweisen Erhöhung aus?
erst mal 10us, 100us, 1ms...