std_logic_vector nach int

[Hans (Gast)]

Hallo,

Ich möchte gerne Bits, die in einem std_logic_vector(31 downto 0) 
gespeichert sind, in eine Zahl wandeln. Diese möchte ich dann in einem 
Signal abspeichern. Hier mal kurz der bereits von mir verwendete Code 
(gekürzte)

LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.numeric_std.all;


PORT
( ...
data     : in  std_logic_vector(31 downto 0);
..
)
signal intervall : integer range 0 to 50000;
....
intervall <= to_integer(unsigned(data));

Ich bin mir sicher, dass er die Zeile mit der umwandlung erreicht, es 
wird dann nur nichts in die Variable geschrieben. Kann mir jemand sagen 
woran das liegt? Verwende ich die falschen Bibliotheken? Kann es sein, 
dass der Vector mit 32 Bit zu groß ist und die variable intervall auch 
mindestens 2^32 groß sein muss?

Bin für jede Hilfe dankbar!

[Rick D. (rickdangerus)]

Sieht erstmal nicht verkehrt aus (außer das 2^32 nicht in die 50000 
passt). Hast Du Dir das mal im Simulator angeschaut?

Rick

[Hans (Gast)]

Also wenn ich das simuliere, dann werden die angelegten Daten einfach 
nicht übernommen. Er erreicht die Zeile, die Typumwandlung haut nur 
einfahch nicht hin. Es kommt auch keine Fehlermeldung oder sowas.

[Martin (Gast)]

hattest Du auch Input-Daten < 50000 dabei ?

[Hans (Gast)]

Ja, ich habe an Leitung data(0) eine 1 angelegt.

[Roger S. (edge)]

Und an den anderen 31 Leitungen hast du auch brav eine '0' oder '1' 
angelegt?

Cheers, Roger

[lkmiller (Gast)]

>es wird dann nur nichts in die Variable geschrieben
Das ist keine Variable, du definierst es als Signal.
>signal intervall : integer range 0 to 50000;
Egal, das ist nur eine Spitzfindigkeit.


Aber: wird tatsächlich nichts geschrieben?
Oder hat das Signal nach der Zuweisung irgendeinen Wert?
Was ist der Eingangswert?

[Thomas H. (mac4ever)]

Ich hab's auch mal versucht. Nix ... hatte x"fefefefe" in data 
geschrieben und intervall ist auf 0 geblieben ...
Ich hatte auch ein paar andere Konvertierungen versucht. Unter anderem 
std_logic_vector zu unsigned. Mein Signal vom Typ "unsigned" hatte einen 
undefinierten Zustand. Dabei habe ich mich an die Funktionen aus 
http://dz.ee.ethz.ch/support/ic/hdl/vhdlsources.en.html gehalten.
Simulator: ModelSim 6.2

[Mark (Gast)]

@Hans
Du hast mit Sicherheit den data-Vektor nicht richtig belegt. Die 
Konvertierung geht so 100% OK, das kann jeder im Modelsim nachprüfen.
Natürlich sollten alle 32 bit 1 oder 0 sein ! (s.o.)

[Hans (Gast)]

Was meinst du genau damit? Muss ich das vorher irgendwie initialisieren 
oder was meinst du?
Wie kann ich direkt bei der erstellung des Vektors sagen, dass alles auf 
0 gesetzt werden soll?

[Mark (Gast)]

Wenn Du in der Testbench schreibst :

data <= x"0000000F";

dann spuckt der Simulator problemlos intervall=15 aus !

[Thomas H. (mac4ever)]

Also ich glaube ModelSim wollte mich gestern verarschen. Hab das gleiche 
jetzt nochmal probiert und es geht. Komisches Stück Software :)

[Rick Dangerus (Gast)]

Vielleicht vergessen vorher compile zu drücken? Passiert mir auch 
immer wieder :-)

Rick

[Thomas H. (mac4ever)]

Ne, eigentlich nicht ... aber irgendwo werd' ich schon was vergessen 
haben :)