Post-Synthese Simualtion (EDIF) mit Modelsim

Nephilim Gast #942132
Lesenswert?
• ▲
▼ 
Hi,

ich versuch mich seit einer weile damit ein mit synplify pro 
synthetisiertes projekt mit Modelsim nochmal zu simulieren um zu 
überprüfen, ob durch die synthese sich nich eine latenz mit 
eingeschlichen hat.
Kann ich mit Modelsim jetzt die netzliste, im EDIF format *.edf, 
simulieren? würde, wenns geht, die originale testbench von der 
behavior-simulation wieder verwenden.

mfg nephilim
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Nephilim Gast #943356
Lesenswert?
• ▲
▼ 
so, wusste zwar eh keiner ne antwort, aber hat sich erstmal auch 
erledigt. synplify pro erzeugt neben der EDIF-Netzliste auch noch eine 
.vhm datei, welche die Netzliste in VHDL code ist und diese kann man 
dann, wenn man ein wenig mit den libraries jongliert, auch simulieren. 
dadurch schaff ich dann die post-synthese simulation. natürlich unter 
der annahme, dass die beschreibung im EDIF-file zu 100% der in der 
vhm-Datei entspricht.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren