Forum: FPGA, VHDL & Co. LVDS TX + RX mit einem PLL


von Gast (Gast)


Lesenswert?

Hallo,

ich versuche mit Megawizzard einen LVDS Transmitter und Receiver zu 
erstellen, die das gleiche PLL benutzen sollen. Ich habe jeweils die 
gleichen Einstellungen bei Rx und Tx LVDS. Wenn ich nun inclk des 
Transmitter mit outclk von dem Receiver verbinde, bekomme ich folgende 
Fehlermeldung in Quartus II:
Error: inclk0 port of PLL must be driven by a non-inverted input pin or, 
in a fast PLL, the output of a PLL

Hat jmd eine Idee oder Erfahrung mit der Problemstellung?

Vielen Dank im Voraus

von Artur Funk (Gast)


Lesenswert?

Ich weiß nicht wie es bei Altera ist, hast du probiert den Ausgang über 
einen Buffer mit dem Eingang zu verbinden?

von Gast (Gast)


Lesenswert?

Hallo Artur,

danke erstmal fuer deine Antwort. Ich habe den Ausgangs des Receivers 
auf ein Signal gemappt und dieses Signal wiederum auf den Eingang des 
Transmitters, also soweit ich weiss kein Buffer. Sollte ich das 
probieren?

von ROFL (Gast)


Lesenswert?

Einfach so was ausprobieren?
Niemals!
Wer weiss, am Ende funktioniert es noch!

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.