Forum: FPGA, VHDL & Co. Deklaration in AHDL


von Phil R. (philipp-)


Lesenswert?

Hallo,
ich habe eine dumme Frage zu AHDL von Altera: Ich will in AHDL einen 
bestimmten Wert ausgeben, also muß ich ihn als OUTPUT deklarieren. Aber 
muß ich ihn bei VARIABLE nochmal deklarieren? Wenn ja, als DFF oder als 
NODE? Oder existieren dann zwei Variablen mit gleichem Namen? Wenn ich 
den OUTPUT-Wert nicht als VARIABLE deklariere, ist er dann ein NODE?

Wie macht man das korrekterweise?
1
SUBDESIGN Test
2
(
3
S      :  OUTPUT;
4
Takt   :  INPUT;
5
)
6
7
VARIABLE
8
S      :  DFF;
9
10
BEGIN
11
S.clk = Takt;
12
S = ....;
13
END

1
SUBDESIGN Test2
2
(
3
S      :  OUTPUT;
4
)
5
6
VARIABLE
7
S      :  NODE;
8
9
BEGIN
10
S = ....;
11
END
1
SUBDESIGN Test3
2
(
3
S      :  OUTPUT;
4
)
5
6
VARIABLE
7
8
9
BEGIN
10
S = ....;
11
END
1
SUBDESIGN Test4
2
(
3
S      :  OUTPUT;
4
Takt   :  INPUT;
5
)
6
7
VARIABLE
8
T      :  NODE;
9
S      :  DFF;
10
11
BEGIN
12
S.clk = Takt;
13
T = ....;
14
S = T;
15
END


Vielen Dank

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.